EDA/PLD中的基于CPLD的任意波形发生器

引言任意波形发生器(AWG)在通信系统、测试系统等方面得到广泛应用。本文利用自主研制的150 MSPS 12位DAC和300MSPS 12位DAC，基于CPLD技术，设计了一种AWG。要产生的波形通过上位机软件设置，然后将波形数据下载到AWG，AWG在CPLD的高速控制电路下将波形数据送高速DAC进行转换形成所要的波形。任意波形发生器的硬件结构AWG的工作过程是，首先接收上位机送来的波形数字信号存储到SRAM，然后启动控制电路从SRAM取出数据送DAC进行数摸转换，转换后的模拟信号送低通滤波器形成波形。如果DAC工作在150MSPS的速度下，可以以150MHz的频率送数据到DAC进行转换，微控 【EDA/PLD中的基于CPLD的任意波形发生器】是一种电子设计自动化（EDA）技术在可编程逻辑器件（PLD）上的应用，它主要用于生成特定的任意波形，这种技术在通信系统和测试设备中具有广泛的应用。本文重点介绍了如何利用CPLD，结合高速数字模拟转换器（DAC），设计出一种高效能的任意波形发生器（AWG）。 设计的核心是CPLD，即复杂可编程逻辑器件，它在传统PAL和GAL器件的基础上升级，具备更高的集成度、更快的运行速度和更好的可靠性。CPLD通常用于复杂的I/O密集型任务，如计算机总线控制、地址译码、状态机、定时/计数器以及存储控制器等。在这种AWG设计中，CPLD扮演了关键角色，它控制着高速DAC的工作，确保数据能够以150MHz的速率从SRAM（静态随机存取存储器）传输到DAC进行数模转换。 具体来说，设计中采用了150 MSPS和300 MSPS的12位DAC，它们由CPLD驱动的高速控制电路来控制。AWG的工作流程包括：上位机通过软件设置所需的波形，并将这些波形数据下载到AWG的SRAM中。一旦准备就绪，CPLD的控制电路会启动，从SRAM中按照150MHz的速率读取数据，将其送到DAC进行转换。转换后的模拟信号通过低通滤波器形成最终的波形。 CPLD在本设计中选用了Altera公司的EPM7128AE，其最高工作频率可达200MHz，远超过实际所需150MHz的速率，保证了数据传输的稳定性。微控制器则选择了Atmel公司的AVR微控制器AT90S8515，用于处理波形数据的读写和控制信号的产生。 为了实现这一设计，首先需要使用VHDL或Verilog HDL编写程序，通过EDA工具进行行为仿真、功能仿真和时序仿真，然后将生成的网表下载到CPLD中。这样，CPLD就能根据程序生成相应的硬件电路。 DAC控制电路的设计包括连接到微控制器的并行接口、与SRAM交互的数据线和地址线，以及控制DAC的D0-D11。计数器是CPLD内部的关键部分，用于以高速从SRAM中提取数据。在数据下载完成后，CPLD会在其内部计数器的控制下，从SRAM读取数据并送至DAC进行转换，从而生成所需的任意波形。 此外，文中还提到了波形数据产生的软件界面（如图4所示），以及生成的2FSK（频移键控）波形示例（如图5所示），这表明该AWG系统不仅可以生成基本的波形，还能支持复杂的调制方式，为通信系统的测试提供了灵活性。 基于CPLD的任意波形发生器结合了先进的EDA技术和高速数字电路设计，实现了高速、高精度的波形生成，为通信和测试领域的应用提供了强大的工具。