数字电子系统的EDA设计方法研究

本文数字电压表的功能由VHDL程序决定，用Max+Plus II软件编译、仿真和逻辑综合后，下载到CPLD芯片EPF10K10LC84-4。CPLD工作主频为100 MHz，逻辑综合占用了174个逻辑单元，资源利用率为30％。