数字电子系统的数字电子系统的EDA设计方法研究设计方法研究
本文数字电压表的功能由VHDL程序决定，用Max+Plus II软件编译、仿真和逻辑综合后，下载到CPLD芯片EPF10K10LC84-
4。CPLD工作主频为100 MHz，逻辑综合占用了174个逻辑单元，资源利用率为30％。
0 引引 言言
随着计算机与微电子技术的发展，电子设计自动化
1 数字电压表的构成及工作原理数字电压表的构成及工作原理
数字电压表是诸多数字化仪表的核心与基础。以数字电压表为核心扩展成的各种数字化仪表，几乎覆盖了电子电工测量、工业测量、自动
化系统等各个领域。
1．．1 数字电压表数字电压表
数字电子系统通常由
1．．2 数字电压表的工作原理数字电压表的工作原理
数字电压表的改进结构如图2所示，它的硬件包括三个部分，其中转换器ADC0804的作用是将模拟电压信号转换成数字电压值，并送到
CPLD以待运算和处理；七段数码显示器的作用是接收CPLD转换后的BCD数据并显示；CPLD兼有处理和协调作用，包括控制A／D转换动
作、接收A／D转换结果及编码、驱动显示等作用。因此，CPLD可分为三个功能模块，即控制模块、计算模块和显示驱动模块。
2 CPLD设计设计
由以上分析，数字电压表的CPLD设计，适合于顶层电路与三个底层模块相结合的设计方法，其中显示驱动模块有标准的七段显示VHDL子
程序可供调用。下面仅论述其余两模块的设计。
2．．1 控制模块的设计控制模块的设计
该模块的任务是，控制ADC0804的工作时序，可分为S0～S3四个连续的步骤或状态。任务分别是：使ADC0804准备转换(状态S0)、转换
(状态 S1)、CPLD准备读取转换结果(状态S2)、读取转换结果(状态S3)。各状态由CPLD输出脚CS、WR、RD的不同电平组合确定，主要的
VHDL 语句为：
资源评论
