模拟技术中的用于流水线ADC采样保持电路的设计

摘　要:介绍一种用于流水线ADC的采样保持电路。该电路选取电容翻转式电路结构,不仅提高整体的转换速度,而且减少因电容匹配引起的失真误差;同时使用栅压自举采样开关,有效地减少了时钟馈通和电荷注入效应;采用全差分运算放大器能有效的抑制噪声并提高整体的线性度。该采样保持电路的设计是在0. 5μm CMOS工艺下实现,电源电压为5 V,采样频率为10MHz,输入信号频率为1MHz时,输出信号无杂散动态范围( SFDR)为73. 4 dB,功耗约为20 mW。 　　随着通信技术、图像处理技术和多媒体技术的迅猛发展,数字信号处理中的ADC被广泛应用于各个领域,整机系统对ADC的性能提出了越来越高的要求。 《模拟技术中的流水线ADC采样保持电路设计》 随着通信技术、图像处理及多媒体技术的飞速进步，数字信号处理中的模数转换器（ADC）已成为诸多领域的核心技术，其性能要求不断提高。流水线ADC因其高速、高精度及低功耗的特性，在工业自动化等领域得到了广泛应用。本文将探讨一种用于流水线ADC的采样保持电路设计，旨在提升转换速度，减少失真，并优化噪声抑制。 采样保持电路是ADC的关键组成部分，它负责在采样阶段捕捉模拟信号的瞬时电压值，并在保持阶段保持这个值，以便后续的量化处理。传统的采样保持电路通常采用单沟道模拟开关，但由于其非线性导通电阻和寄生电容的影响，可能导致信号失真。为解决这一问题，本文提出了一种采用电容翻转式电路结构的方案，此结构能有效提升转换速度并减少因电容匹配引起的失真误差。 此外，本文引入了栅压自举采样开关来减少时钟馈通和电荷注入效应。这种开关在高电平时，M2导通，M3截止，使得M4开关截止，同时M1和M6导通，对电容C进行充电；在低电平时，M3导通，M1、M2和M6截止，电容C两端电压接近电源电压，保持了开关导通电阻的线性，同时降低了开关导通电阻，增强了输入信号的带宽。 在全差分运算放大器的设计上，考虑到高速、高精度ADC的需求，选择了一种基于折叠式共源共栅结构的改进型全差分运算放大器。第一级采用了P管差分对，以降低噪声；第二级采用单管共源级放大，虽然牺牲了一些带宽，但通过引入低频极点并进行频率补偿，提高了开环增益和输出摆幅，优化了放大器的性能。采用级联米勒补偿电容，既能扩大负载电容范围，又避免了直接的高频馈通，从而提升了电源抑制比。 在0.5微米CMOS工艺下，该采样保持电路在5V电源电压下运行，采样频率达10MHz，处理1MHz输入信号时，输出信号的无杂散动态范围（SFDR）达到了73.4dB，功耗约为20mW，显示出良好的性能指标。 本文提出的采样保持电路设计结合了电容翻转、栅压自举开关和优化的全差分运算放大器，实现了高速、低失真、低噪声的模拟信号转换，适应了现代数字信号处理系统对ADC的严格要求，为高性能流水线ADC的设计提供了新的思路。