具有超低比导通电阻的累积模式高压SOI LDMOS

本文讨论了高压半导体器件领域的一种创新技术，即累积模式（accumulation-mode）高压SOI（Silicon On Insulator）LDMOS（Lateral Double-Diffused MOSFET）晶体管。这种晶体管具有超低的比导通电阻（specific on-resistance, Ron-sp），在保持高压击穿电压（breakdown voltage, BV）的同时实现了低比导通电阻，从而大幅改善了功率MOSFETs中常见的Ron-sp与BV之间的矛盾。 为了充分理解这一技术的创新点和优势，首先需要明确以下几个关键概念： 1. 比导通电阻（Ron-sp）：指的是在晶体管导通状态下，单位面积上的导通电阻。它是衡量晶体管效率的重要参数，比导通电阻越低，晶体管在传导电流时的效率越高，发热越少。 2. 击穿电压（BV）：指的是晶体管从导通状态转变为截止状态（即从开启到关闭）的电压值。这个电压值越高，晶体管在高压环境下工作的稳定性越好。 3. RESURF（Reduced Surface Field）技术：这是一种通过优化器件表面的电场分布来提高器件击穿电压的技术。 4. 超结（Super Junction, SJ）技术：通过在器件内部构造特殊的PN结结构来实现高耐压和低导通电阻的平衡。 5. 变横向掺杂（Variable Lateral Doping, VLD）技术：指的是在SOI衬底上实现晶体管横向区域掺杂浓度的改变，以实现高击穿电压。 本文的核心内容在于介绍一种新型的累积模式高压SOI LDMOS器件结构，它通过在表面应用一种累积模式扩展栅（accumulation-mode extended gate, AEG）结构，该结构由一个P区域和两个串联的二极管组成。在器件的导通状态下，漂移区表面会形成电子积累层，提供一个超低电阻的电流路径，显著降低了比导通电阻，并获得了一个低且均匀分布的温度。在截止状态下，AEG中的P区域会耗尽N漂移区，从而增加了漂移区的掺杂浓度 Nd，进一步降低了比导通电阻。同时，两个反偏的二极管分别在导通和截止状态下维持栅极与漏极之间的电压，确保了高击穿电压和低漏电流。 相比传统的薄层SOI LDMOS，提出的新型器件在比导通电阻上降低了70%，同时击穿电压提高了7%。这种器件结构和工作机制的改进，有效地解决了传统高压功率MOSFETs中存在的Ron-sp与BV之间的矛盾，并提供了更好的高电压性能和较低的功耗。 这篇文章的研究成果对于高压功率半导体器件设计和制造领域具有重要的理论和实用价值。通过利用累积模式和变横向掺杂技术，实现了高压SOI LDMOS器件在维持高击穿电压的同时大幅降低比导通电阻，为高压、高效率功率转换设备的设计提供了新的技术路径。这一技术在电源管理、汽车电子、工业自动化等领域的应用前景广泛。