msp430 学习经验总结——MSP430开发环境建立
111 浏览量
2020-07-18
22:15:07
上传
评论 1
收藏 119KB PDF 举报
msp430 学习经验总结学习经验总结——MSP430开发环境建立开发环境建立
1.安装IAR dor msp430 软件，软件带USB仿真器的驱动。2.插入USB仿真器，驱动选择安装目录的/drivers/TIUSBFET 3.建立一个工程，选择"option"选项
1.安装IARdormsp430软件，软件带USB仿真器的驱动。
2.插入USB仿真器，驱动选择安装目录的/drivers/TIUSBFET
3.建立一个工程，选择"option"选项，设置
a、选择器件，在"General"项的"Target"标签选择目标器件
b、选择输出仿真，在"Linker"项里的"Output"标签，选择输出"DebuginformationforC-SPY"，以输出调试
信息用于仿真。
c、若选择"Other"，Output下拉框选择"zax-m"即可以输出hex文件用以烧录，注意，此时仿真不了。
d、选择"Debugger"项的"Setup"标签，"Driver"下拉框选择"FETDebugger"
e、选择"FETDebugger"项的"Setup"标签，"Connection"下拉框选择"TexasInstrumentUSB-I"
4.仿真器的接口，从左到右分别为"GND,RST,TEST,VCC"
2.IO口
数字输入/输出端口有下列特性：
□每个输入/输出位都可以独立编程。
□允许任意组合输入、输出。
□P1和P2所有8个位都可以分别设置为中断。
□可以独立操作输入和输出数据寄存器。
□可以分别设置上拉或下拉电阻。
在介绍这四个I/O口时提到了一个“上拉电阻”那么上拉电阻又是一个什么东东呢？他起什么作用呢？都说了是电阻那当然就是一个电阻啦,当作为输入时,上拉电阻将其电位拉高,若输入为低电平则可提供电
流源;所以如果P0口如果作为输入时,处在高阻抗状态,只有外接一个上拉电阻才能有效。
(以下x为1表示P1,为2表示P2，如此类推)
1.选择引脚功能--PxSEL,PxSEL2
PxSEL2PxSEL管脚功能
00用作IO口
01用作第一功能引脚
10保留，参考具体型号的手册
11用作第二功能引脚
设置引脚用作外设功能时，芯片不会自动设置该引脚输入输出方向，要根据该功能，用户自己设置方向寄存器
PxDIR。
2.选择引脚输入/输出方向--PxDIR
Bit=0:输入
Bit=1:输出
3.选择引脚是否使能上下拉电阻--PxREN
Bit=0:不使能
Bit=1:使能
4.输出寄存器--PxOUT
Bit=0:输出低电平或者下拉
Bit=1:输出高电平或者上拉
5.管脚状态寄存器--PxIN
Bit=0:管脚当前为低
Bit=1:管脚当前为高
你说的“第二功能”应该是指外围模块功能吧，用模块就选“第二功能”，不用模块就选“第一功能”。 可通过设置PxSEL寄存器进行选择，某位写“0”为I/O；写“1”为“第二功能”。 用到比较器（片内外围模块）时要设置为第二功能。 当然你如果是用片外的比较器，将其输出的高低电平（1或0）送给MSP430，那就选“第一功能”。
3.Baseclock模块
一、4个时钟振荡源
1、LFXT1CLK:外部晶振或时钟1低频时钟源低频模式：32768Hz高频模式：(400KHz-16MHz)
2、XT2CLK:外部晶振或时钟2高频时钟源(400KHz-16MHz)
3、DCOCLK:内部数字RC振荡器,复位值1.1MHz
4、VLOCLK:内部低功耗振荡器12KHz
注：MSP430x20xx:LFXT1不支持HF模式,XT2不支持,ROSC不支持.
二、3个系统时钟
1、ACLK：辅助时钟
复位：LFXT1CLK的LF模式，内部电容6pF
分频：1/2/4/8
时钟源：LFXT1CLK/VLOCLK.
用途：独立外设,一般用于低速外设
2、MCLK：主时钟
复位：DCOCLK，1.1MHz
分频：1/2/4/8
时钟源：LFXT1CLK/VLOCLK/XT2CLK/DCOCLK
资源评论
