高速CMOS模拟集成电路中的静电保护电路设计 (2005年)

分析了静电放电（ESD）保护的基本原理，指出了传统的用于模拟电路的ESD保护电路在高速电路应用中的局限性。提出了在端口的栅极接地NMOS管和栅极接电源PMOS管的基础上，加上电源与地之间的高速静电泻放回路（片上保护）的新电路结构。仿真结果表明，该电路满足USB2.0高速接口电路的ESD保护要求。试验测试结果表明该ESD保护电路在人体模式下的击穿电压在正负2500V以上，具有实际的应用意义。