基于基于CY7C68013A和和FPGA的的ADSP-TS101扩展扩展USB接口设计接口设计
基于CY7C68013A和FPGA的ADSP-TS101扩展USB接口设计,ADI公司的DSP器件(ADSP-TS101)具有浮点实时
处理能力强、并行性好等优点，从而广泛被弹载信号处理系统选用。其作为弹载主处理器，在导弹的系统试验
中，需要利用上位机对其中的大数据量的软件变量进行实时监控和记录，
ADI公司的DSP器件(
ADSP-TS101自身的外总线接口和链路口(Linkport接口)，虽速度很快，但连接复杂，难以长线传输，并不具备上述需求
特征。可以通过在DSP的Linkport总线接口上增加
1 系统总体方案
系统实现的总体方案如图1所示。
在本方案中，
ADSP-TS101作为弹载主DSP芯片，含4个链路口，每个链路口可在时钟双沿以8位进行双向数据传输，速率高达250
MB/s。通过该接口，DSP每个处理帧将预观测的变量结果以DMA的方式打包向上位机发送。
FPGA实现ADSP-TS101的Linkport接口与CY7C68013A之间的双向数据缓冲和接口协议转换。考虑到CY7C68013A中的
FIFO容量较DSP的一个处理帧预发送或接收的数据量较小，故在FPGA中设置上行和下行各一个大容量FIFO，用于数据缓
冲，以减少对DSP中并行流水运行的程序的打扰。这里，由于DSP链路口的瞬时数据率远高于USB芯片的传输速率(理论上限
为60 MB/s)，故FIFO的DSP端口的数据传输为：一个处理帧只操作一次，而USB芯片端则分成多次操作。
限于篇幅，下文将重点对传输数据率要求高、设计难度大的上行通道的设计进行详细描述。
2 FPGA的模拟Linkport口设计
FPGA需要模拟Linkport口的接口时序，其与DSP的硬件连接关系图如图2所示。
Link协议通过8位并行数据总线完成双向数据传输，与数据总线配合的还有相应的时钟信号线LxCLKIN，LxCLKOUT。
2.1 Linkport口的传输协议
Linkport口传输数据时，每8个周期传送一个4字组(16 B)，在时钟的上升沿和下降沿均传送一个字节。在传送过程中，发
送端将检测接收端的LxCLKOUT信号，仅当接收端将它的LxCLKOUT置为高时，即接收端处于接收方式，且有空闲的缓冲
时，发送端才可以启动下一个传送过程。
传送启动过程如图3所示，发送端驱动信号LxCLKOUT为低电平，以此向接收端发出令牌请求，发出令牌请求后，发送端
等待6个周期，并验证LxCLKIN是否依旧为高，若是则启动传送过程。传送过程启动一个周期以后，接收端将发送端的
评论0
最新资源