第42卷第1期
2012年2月
微电子学
Microelectronics
VoL
42。No.1
Feb.2012
基于Volterra核的ADC非线性校正实现
杨
阳,赵显利,陈越洋,卞珂心
(北京理工大学,北京100081)
摘
要:
为了消除非线性误差对模数转换器(ADC)的性能影响,同时提高ADC的精度,采用基
于Voherra核的数字后台校正平台,实现了对ADC非线性的校正。完成了Volterra级数高阶核
的快速分离与求解,并根据各阶核创建3阶反模型,最终搭建了数字后台校正平台。为了验证后台
校正平台的普适性,针对所设计的Flash
ADC和流水线ADC的版图后仿真结果进行校正。实验
结果表明,2次和3次谐波均得到了较好的抑制,SNDR和SFDR均有不同程度的提高,达到了提
高精度的目的。
关键词:
数字后台校正;A/D转换器;Volterra核;范德蒙特多项式
中图分类号:TN453
文献标识码:A
文章编号:1004—3365(2012)01—0005—04
Linearization
of
ADC
Based
on
Volterra
Kernels
YANG
Yang,ZHA0
Xianli,CHEN
Yueyang,BIAN
Kexin
(Beijing
Institute
of
Technology,Beijing
100081,P.R.China)
Abstract:
In
order
tO
eliminate
effects
of
nonlinearity
on
performance
of
A/D
converter(AIY.3),while
improving
its
accuracy,a
digital
post—calibration
technique
was
used
tO
correct
nonlinearity
of
AI-)C.Rapid
separation
of
higher-order
Voherra
kernels
was
achieved,and
digital
post-calibration
model
was
constructed.To
validate
the
model,calibrations
were
made
on
post
layout
simulation
results
of
a
flash
ADC
and
a
pipelined
ADC
It
has
been
shown
that,with
the
proposed
calibration
model,the
second-and
third-harmonies
were
suppressed,and
distortion
due
tO
the
ADC
was
compensated,and
SNDR
and
SFDR
were
improved,respectively.
Key
words:Digital
post-calibration;A/D
converter;Voherra
kernel;Vandermonde
matrix
EEACC:
1265
1
引言
随着数字信号处理技术的飞速发展,系统处理
数字信号的速度也越来越快,作为数字处理系统和
外接信号之间桥梁的模数转换器(AⅨ:),其速度和
分辨率都必须达到更高的要求L1]。但是,在现有的
CMOS工艺条件下,单靠模拟电路设计。ADC的速
度和精度几乎已经达到了极限。为了提高ADC的
性能,使用各种校正技术补偿和纠正非线性误差对
输出数字码的影响,是充分利用现有集成电路设计
技术突破工艺限制及提高性能的重要手段之
一[1,2l。
在ADC的设计中。有多种误差会以不同的方
式降低ADC的性能指标。在这些误差中,“记忆效
收稿日期:2011—04-02;定稿日期:2011-06—16
应”非线性问题是近年来才逐渐引起重视的。在特
定的情况下,它的影响会超过增益误差、电容失配,
成为主要误差。为了消除“记忆效应”非线性问题对
AIⅪ的影响.必须对AI)C进行数字后台校正。目
前,针对非线性电路的研究,已经提出许多具体方
法[3],如:幂级数法、描述函数法、谐波平衡法、
Taylor级数法、Voherra级数分析法等。
Voherra级数是非线性系统的一种通用的表达
形式,是线性系统描述的直接扩展。它实际上是一
个广义的幂级数,它是在传统的幂级数方法中加入
记忆效应的影响,克服了幂级数的不足,可以比较精
确地反映ADC的非线性特性。其处理方法相对简
单,对于较小或中等非线性电路,只用Voherra级
数的前几项。就可以比较准确地表示系统的非线性。
Volterra级数的主要难点就是求出它的各阶核,一
万方数据