没有合适的资源?快使用搜索试试~ 我知道了~
RFID技术中的数字接收机中基于TMS320C6416数字下变频技术
0 下载量 41 浏览量
2020-12-08
23:34:23
上传
评论 1
收藏 132KB PDF 举报
温馨提示
试读
3页
中频数字接收机常通过数字下变频技术降低采样数据率,减轻后续信号处理的压力。数字下变频器有多种芯片可供选择,如Harris公司和Gray-Chip公司的产品。然而这些器件无法满足雷达对抗侦察数字接收机高采样频率、大带宽的需要,必须针对这一特点研制基于多DSP的数字下变频器。本文以某雷达对抗侦察数字接收机为例,介绍一种基于TI公司的DSP TMS320C6416TMS320C6416的数字下变频器。 1 数字下变频的基本原理 数字下变频的基本原理见图1。经A/D变换后的中频信号通过两个乘法器构成混频器,产生I、Q两路信号再通过低通滤波、抽取输出降低了采样频率的基带信号。以某种数字接收机为例,其
资源详情
资源评论
资源推荐
RFID技术中的数字接收机中基于技术中的数字接收机中基于TMS320C6416数字下变频技数字下变频技
术术
中频数字接收机常通过数字下变频技术降低采样数据率,减轻后续信号处理的压力。数字下变频器有多种芯片
可供选择,如Harris公司和Gray-Chip公司的产品。然而这些器件无法满足雷达对抗侦察数字
接收机高采样频率、大带宽的需要,必须针对这一特点研制基于多DSP的数字下变频器。本文以某雷达对抗
侦察数字接收机为例,介绍一种基于TI公司的DSP TMS320C6416TMS320C6416的数字下变频
器。 1 数字下变频的基本原理 数字下变频的基本原理见图1。经A/D变换后的中频信号通过两个乘法器构成
混频器,产生I、Q两路信号再通过低通滤波、抽取输出降低了采样频率的基带信号。以某种数字接收机为
例,其
中频数字接收机常通过数字下变频技术降低采样数据率,减轻后续信号处理的压力。数字下变频器有多种芯片可供选择,如H
arris公司和Gray-Chip公司的产品。然而这些器件无法满足雷达对抗侦察数字接收机高采样频率、大带宽的需
要,必须针对这一特点研制基于多DSP的数字下变频器。本文以某雷达对抗侦察数字接收机为例,介绍一种基于TI公司的
DSP TMS320C6416TMS320C6416的数字下变频器。
1 数字下变频的基本原理
数字下变频的基本原理见图1。经A/D变换后的中频信号通过两个乘法器构成混频器,产生I、Q两路信号再通过低通滤
波、抽取输出降低了采样频率的基带信号。以某种数字接收机为例,其中频频率fc=200MHz,中频带宽B=20MH
z,中频采样频率fs=500MHz,下变频时可以直接将中频频率变到0,也就是令图1中的f0=fc,此时位于中频
带宽内对称于中频频率的信号频谱分量将发生混叠。为避免这种现象可将中频下变频到一个较低的频率而不是0,设f0=1
90MHz,则下变频后的信号位于0~20MHz,通过低通滤波10倍抽取,相当于对变频后的信号以50MHz的采样
频率采样。
利用DSP实现数字下变频的第一步是选择能满足上述数据处理要求的DSP。对于混频运算,由于采样频率为500MH
z,为实现实时处理则要求DSP至少具有500MIPS的处理能力,同时考虑到后续滤波抽取运算的需要,选用TI公司
的高性能DSP芯片TMS320C6416。TMS320C6416
2 TMS320C6416TMS320C6416芯片的性能特点
TMS320C6416TMS320C6416是TI公司最新推出的高性能定点DSP,其时钟频率可达600MHz,最高处理
能力为4800 MIPS,软件与C62X完全兼容,采用先进的甚长指令结构(VLIW)的DSP内核有6个ALU
(32/40bit)每个时钟周期可以执行8条指令,所有指令都可以条件执行。该DSP具有Viterbi译码协处
理器(VCP)和Turbo译码协处理器(TCP);采用两级缓存结构,一级缓存(L1)由128Kbit的程序缓存
和128Kbit的数据缓存组成,二级缓存(L2)为8Mbit;有2个扩展存储器接口(EMIF),一个为64bi
t(EMIFA) 一个为16bit(EMIFA)可以与异步(SRAM、EPROM)/同步存储器(SDRAM、S
BSRAM、ZBT SRAM、FIFO)无缝连接,最大可寻址范围为1280MB;具有扩展的直接存储器访问控制器
(EDMA),可以提供64条独立的DMA通道;主机接口(HPI)总线宽度可由用户配置(32/16bit),具有
32bit/33MHz,3.3V的PCI主/从接口,该接口符合PCI标准2.2版,有3个多通道串口(McBSP
s),每个McBSPs最多可支持256个通道,能直接与T1/E1、MVIP、SCSA接口,并且与Motorol
a的SPI接口兼容,片内还有一个16针的通用输入输出接口(GPIO)。
TMS320C6416TMS320C6416与TI公司C6系列其它DSP相比有以下明显的不同:首先是处理能力显著提高。
C6416的最大处理能力为4800MPIS,是1997年推出的C6201处理能力的3倍,执行1024点复数FF
T的时间为10.003μs,比C6201快了6倍多;其次是片内集成外设显著增加,其中VCP和TCP可以显著提高
片上的译码能力,PCI接口可以方便地与具有PCI总线的主机直接互连,无需额外的PCI接口芯片;另外原有集成外设
性能提高,其EDMA可以提供64条独立的DMA通道,而C6201仅有4个DMA通道,其EMIF数据线宽度可选,
片内存储区和McBSPs的数量都有所增加,这使得C6416编程更灵活,使用更方便。
3 数字下变频在TMS320C6416DSP上的实现
基于TMS320C6416TMS320C6416的数字下变频器硬件结构比较简单,是一个基于共享存储区的多DSP处理器。
3.1 数字下变频器的硬件结构
本文讨论的数字下变频器是基于多DSP的雷达对抗侦察数字接收机的组成部分。数字下变频是在DSP上由软件完成的,没
有单独的数字下变频电路,该数字接收机的硬件结构见图2。
weixin_38692100
- 粉丝: 3
- 资源: 871
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0