在SSI时序逻辑电路设计中，遵循的设计准则是：在保证所设计的时序逻辑电路具有正确功能的前提下，触发器的激励函数应最小化，从而简化电路结构。用卡诺图法或公式法化简触发器的激励函数，在多输入变量时相当繁琐甚至难以进行。因此，需要寻求多输入时序逻辑电路简捷设计方法。本文给出多输入变量时序逻辑网络的一种新型结构：将D触发器和数据选择器进行组合，构成既有存储功能又有数据选择功能的多输入时序网络，并给出设计过程中不需要进行函数化简的设计技术。
1 基本原理
1．1 基本多输入时序网络
1．1．1 多输入时序网络的基本形式
用1个D触发器和1个2选1数据选择器构成多输入时序网络的基本
