单片机并行口结构分析

先看P1口的一位的结构示意图（只画出了输出部份）：从图中能看出，开关的打开和合上代表了管脚输出的高和低，如果开关合上了，则管脚输出就是低，如果开关打开了，则输出高电平，这个开关是由一根线来控制的，这根数据总线是出自于CPU，让我们回想一下，数据总线是一根大家公用的线，很多的器件和它连在一起，在不一样的时候，不一样的器件当然需要不一样的信号，如某一时刻我们让这个管脚输出高电平，并要求保持若干时间，在这段时间里，计算机当然在忙个不停，在与其它器件进行联络，这根控制线上的电平未必能保持原来的值不变，输出就会发生变化了。怎么解决这个问题呢？ 　　存储器中是能存放电荷的，我们不妨也加一个小的存储器的单