基于FPGA的PXA270外设时序转换接口设计方案

ARCNET协议应用于高速动车组列车通信网络时，产生中央控制单元处理器PXA270与专用协议控制器件COM20020相连的时序不匹配问题，若用通用数字电路模块进行时序转换，PXA270需占用PXA270专门的资源(CPU时间片)对 COM20020的寄存器、数据包缓冲区进行低速读写访问(对COM20020的相邻两次读操作相隔至少300 ns)，这样将增加处理器的负担。基于这种现状，提出一种基于FPGA的PXA270外设时序转换接口设计方案，以FPGA为桥梁进行时序转换，并增加存储器直接访问DMA(Direct Memory Aeeess)功能，即FPGA自动完成数据包的收发工作，PXA270则只需高速读写访问FPGA中的同步双口RAM。