针对特征尺寸小于100纳米的IC设计流程中尚未解决的问题，EDA方法学专家在“电子设计方法(EDP-2003)会议上指出，芯片设计者将变得沮丧起来，因为他们不得不要熟悉物理设计层面的制造技术，并将转向求助于基于属性的设计和逻辑层上的验证。 可制造性设计(DFM)是本次会议的核心论题。与会者从掩模的制作、工艺尺寸的度量以及制图(patterning)、光刻(lithography)、芯片设计等方面来讨论设计和制造的相互联系。“在65纳米，甚至是90纳米，业界开始面临一些重大挑战，”Gartner Dataquest首席EDA分析师Gary Smith说，“我们无法很快地找到解决方案。” 向本
