嵌入式视频监控系统视频服务器的设计与实现嵌入式视频监控系统视频服务器的设计与实现
视频监控系统以其数字化、网络化和智能化等方面的特征广泛应用于各种场合。随着通信技术和网络技术的发
展,通过网络进行重要场所的监控越来越引起人们的关注和重视。传统的视频监控系统图像的压缩解压都是基
于PC 机,在稳定性,可靠性方面都受到限制。近年来,随着嵌入式技术的发展,嵌入式设备体积小、集成度
高、高效可靠、可移植、功耗低等一系列优点使得基于嵌入式的视频监控系统逐渐取代了传统的视频监控系
统。笔者所介绍的嵌入式视频服务器是建立在嵌入式WEB 服务器的基础上,基于AT91RM9200[1]微处理器,采
用Linux 实时操作系统,由专门的视频芯片接收数字视频数据完成压缩编码,生成MPEG-4 码流,通过内
视频监控系统以其数字化、网络化和智能化等方面的特征广泛应用于各种场合。随着通信技术和网络技术的发展,通过网
络进行重要场所的监控越来越引起人们的关注和重视。传统的视频监控系统图像的压缩解压都是基于PC 机,在稳定性,可靠
性方面都受到限制。近年来,随着嵌入式技术的发展,嵌入式设备体积小、集成度高、高效可靠、可移植、功耗低等一系列优
点使得基于嵌入式的视频监控系统逐渐取代了传统的视频监控系统。笔者所介绍的嵌入式视频服务器是建立在嵌入式WEB 服
务器的基础上,基于AT91RM9200[1]微处理器,采用Linux 实时操作系统,由专门的视频芯片接收数字视频数据完成压缩编
码,生成MPEG-4 码流,通过内部总线传送到WEB 服务器上, 远程授权用户可以通过网络浏览器观看WEB 上的图像信息,
控制图像获取方式。该系统保证了图像质量,客户端零维护,开发便捷,成本低廉。
1 系统的整体设计系统的整体设计
整个系统分为硬件和软件2 个部分。硬件部分分为4 个模块:视频采集模块,视频压缩编码模块,网络传输模块和其他辅
助功能模块。系统采用B/S 模式。软件部分分为视频图像采集的驱动程序,WEB 服务器程序,CGI 和用户浏览器的网页设计4
部分。系统整体结构如图1 所示。
图1 系统整体结构
2 系统硬件部分系统硬件部分
本系统采用Atmel 公司的AT91RM9200微处理器。该处理器是高性能,低功耗的32 位RISC 微处理器,最高主频为180
MHz,32 位外部数据总线支持8/16/32 位数据宽度,可对64 MB 空间寻址。内部集成丰富的外设资源,MMU 管理单元,16
kB SRAM 和128 kB ROM,各种外围接口,适用本系统的开发。AT91RM9200 微处理器的作用是在系统上电时配置芯片的相
关功能寄存器,正常运行时进行总体控制,如接受视频数据流,配置网络接口,实现本地存储等功能。
2.1 视频采集模块视频采集模块
本模块的作用是把模拟视频转换成数字视频,产生符合编码芯片接口标准的数字视频信号。采用的是TI 公司的TVP5150
低功耗视频A/D 转换芯片。TVP5150 支持NTSC/PAL/SECAM 3 种格式,可以输出ITU-R BT.656 和ITU-R BT.601 两种信
号, 考虑到编码芯片的标准, 本系统采用ITU-RBT.656 格式8 为数据串行传输。TVP5150 的AIPIA 为模拟信号输入端,接收
摄像头的模拟视频信号输入。行同步脉冲和场同步脉冲分别对应HSYNC 和VSYNC,分别连接编码芯片的HSYNIN 和
VSYNIN2 个引脚, 实现图像的行同步和场同步操作。YOUT[7:0]为数据输出引脚,将数字视频信号送到编码芯片的数据接收
端。SCL 和SDA 分别为I2C 接口的串行时钟和数据引脚,AT91RM9200 对TVP5150 的内部寄存器的访问是通过I2C 总线实现
的。
2.2 视频压缩编码模块视频压缩编码模块
动态图像被数字化处理成YUV 格式,数据量非常大。未经压缩的CIF 格式的RGB 数据至少需要58.01 Mb/s,因此视频数
据在传输和处理的过程中必须经过压缩。视频编码标准有MPEG-1,MPEG-2,MPEG-4,M-JPEG 和H.26x 系列。本系统采
用的是MPEG-4标准。MPEG(Moving Pictures ExpertsGroup),该专家组成立于1988 年,致力于运动图像的编码标准化工
作。MPEG-4 是该专家组研制出来的于1999 年正式成为ISO 和IEC 联合制定的国际编码标准。MPEG-4 与其他编码标准相
比,相同比特率下,具有更高的视觉质量,可以在低带宽的信道上传输。本系统采用韩国Pentamicro 公司的压缩/解压芯片
AT2042,AT2042 接收经过TVP5150 进行A/D转换的数字视频数据。AT2042 支持视频压缩和音频压缩标准,支持CBR 和
VBR 两种码率。采用ITU-R 656 接口标准。
工作原理:在AT91RM9200 的控制下,要进行压缩编码的数据经AT2042 的FIFO 口输入。AT2042 的解压是压缩的逆过
程。本系统中,AT2042 的数据接收端VIN[7:0]接收TVP5150的YOUT [7:0] 端输出的数据, 同时AT2042 的HSYNIN 和
VSYNIN 信号分别和TVP5150 的HSYN 和VSYN 相连,实现图像的行同步和场同步操作。接收来的数据送到AT2042 的压缩
编码处理单元, 压缩编码后送到芯片外部的SDRAM 中存储, 通过片内的SDRAM 控制器可以实现对外部SDRAM的访问,
并通过HPI 与AT91RM9200 微处理器进行通信,以便远程监控端的实时监控。视频压缩编码框图如图2 所示。
评论0
最新资源