基于FPGA自适应高速RS编译码器的IP核设计* (2003年)

针对IP核设计方法讨论了一种可动态配置编码方案的高吞吐率RS编译码器。该编译码器采用Euclid算法实现译码，编译码过程采用流水线结构提高速率。整个设计使用VHDL语言描述，并在Xilinx公司的Virtex系列上实现验证。