电子设计工程
Electronic Design Engineering
第 27卷
Vol.27
第 6期
No.6
2019年 3月
Mar. 2019
收稿日期:2018-04-09 稿件编号:201804072
基金项目:国家自然科学基金项目(60773223;61003037)
作者简介:肖 瑜(1987—),男,湖南益阳人,硕士,工程师。研究方向:计算机系统结构、FPGA 软件评测。
PCI 总线是 Intel 公司推出的一种高性能计算机
并行总线
[1]
,有 32 位数据位宽或 64 位数据位宽两种
形式数据总线,数据速率最大可达到 132~264 MB/s,
该总线目前在工程中应用十分广泛。但是协议的复
杂性导致开发周期长,难度大,目前有效的解决方案
是利用可编程逻辑器件或 PCI 专用接口芯片实现该
协议
[2]
。PCI9054 是根据 PCI V2.2 规范开发出来的适
合于 PCI 总线外设产品开发的总线接口控制器
[3]
。
文中以 ARINC659
[4- 6]
总线控制芯片的本地总线
接口设计为例,给 出实用的 PCI 本地总线接口单元
设 计 ,仿 真 结 果 表 明 ,所 设 计 接 口 单 元 实 现 了
PCI9054 本 地总线 和 ARINC659 总线控 制芯片 内部
存储器和寄存器之间的数据传输和控制 ,可扩展到
其他需要通过 PCI 总线的数据传输系统中去,具有
广泛的应用价值。
1 系统总体结构
该系 统总体结构 如图 1 所示,本 地总线接口单
元需要与主机通过 PCI 9054 芯片通信,支持主机对
BIU(总线接口单元)
[7-8]
内部存储器和可访问寄存器
PCI9054 本地总线接口单元设计
肖 瑜
(中船重工第七一七研究所-武汉光电国家实验室 湖北 武汉 430200)
摘要:ARINC659 总线控制芯片与处理器之间的数据通信过程需要 PCI9054 芯片的转换处理。介
绍了 PCI 总线接口的一般设计方法,描述了亚稳态的产生机理并给出了降低亚稳态传播的方法,确
定了本地总线接口单元的总体设计方案,用 Verilog HDL 语言在 FPGA 中编码实现。该方案工作稳
定,数据传输准确,实现了与 PCI 总线的高速通信。目前,本地总线接口单元的设计已经完成了功
能和时序仿真验证,能支持 PCI9054 以单周期和突发相结合的方式访问 ARINC659 总线控制芯片
内部存储器和寄存器,在基于 Xilinx 的 FPGA 原型系统中通过了验证。
关键词:PCI9054;ARINC659 总线;本地总线接口单元;仿真验证
中图分类号:TP336 文献标识码:A 文章编号:1674-6236(2019)06-0125-04
Design of PCI9054 local bus interface unit
XIAO Yu
(Research Institute No.717 of Shipbuilding Industry Corporation-Optics-Wuhan National Laboratory for
Optoelectronics,Wuhan 430200,China)
Abstract: ARINC659 Bus Control Chip needs to communicate with processor through PCI9054 chip. The
paper has introduced a general design method of PCI bus interface,has described the mechanism of the
metastability and given conditions for reducing metastable produce,confirmed the design plan of local
bus interface unit and programmed the design on FPGA using Verilog HDL language. This programme
works stability,the transmission of data is accurately,has achieved high-speed communications with the
PCI bus. Currently,the design of local bus interface unit has finished the verification of function and
timing simulation,is able to support PCI9054 to access internal memory and registers of ARINC659 Bus
Control Chip in the combined method of single-cycle and burst,and has passed verifying test in FPGA
prototype system based on Xilinx.
Key words: PCI9054;ARINC659 bus;local bus interface unit;simulation verification
--125