PCI9054芯片接口设计中若干问题的深入研究

摘要：PCI9054芯片是目前主流的PCI总线接口芯片之一。针对在实际开发过程中遇到的问题（芯片工作模式选择、总线仲载、存储器和I/O操作、DMA传输和突发数据传输、PCI中断等）和解决方法进行了总结，希望对从事PCI9054芯片应用的设计人员有一定的参考价值。 关键词：PCI9054芯片 DMA I/O 总结仲裁中断随着ISA总线逐步被淘汰，    摘要：PCI9054芯片是目前主流的PCI总线接口芯片之一。从厂家提供的开发资料以及公开发表的论文来看，有相当多的内容都过于简单，甚至有不合理或错误的地方。针对在实际开发过程中遇到的问题（芯片工作模式选择、总线仲载、存储器和I/O操作、DMA传 PCI9054芯片是PLX公司生产的32位33MHz PCI总线主控I/O加速器，广泛应用于高速、大数据量处理系统的PCI扩展板设计。由于ISA总线逐渐被淘汰，PCI9054成为了许多系统接口设计的首选。然而，尽管供应商提供了丰富的开发资源，但实际开发过程中仍会遇到诸多挑战，例如芯片工作模式选择、总线仲裁、存储器和I/O操作、DMA传输、突发数据传输以及PCI中断等问题。 1. 芯片工作模式选择： PCI9054支持M、C、J三种工作模式，分别对应不同类型的微处理器无缝连接。M模式适合Motorola MPC850或MPC860系列，C模式适用于Intel i960系列，而J模式则采用地址和数据线复用，复杂但有时能简化特定应用场合的接口设计。通常，C模式因其简单操作时序和较低的开发难度成为默认选择。 2. 总线仲裁： 总线仲裁是确保系统稳定运行的关键。在PCI9054与本地总线接口设计中，使用CPLD/FPGA实现逻辑控制。仲裁逻辑应确保PCI9054的143脚LHOLD和144脚LHOLDA正确响应，以避免死机情况发生。C模式下的总线仲裁逻辑设计尤为关键，需要确保所有本地总线控制逻辑服从仲裁逻辑。 3. 存储器和I/O操作： PCI9054提供大容量的地址空间（高达4GB），支持PCI双地址周期，使得存储器和I/O操作得以高效执行。设计时需要关注地址映射、访问权限设置以及数据传输的同步问题。 4. DMA传输和突发数据传输： 该芯片内置两个独立的可编程DMA控制器，支持块和分散/集中模式，允许高速数据传输。零等待突发传输和异步操作通过内部的可编程FIFO实现，提升了PCI与Local Bus之间的数据吞吐率。 5. PCI中断： 中断处理是系统实时性的重要保证。PCI9054支持可编程中断产生，设计时需考虑中断请求的优先级、处理中断的响应时间以及中断处理后的恢复操作。 在实际应用中，设计人员应充分理解PCI9054的特性，结合具体需求选择合适的工作模式，正确配置总线仲裁逻辑，优化存储器和I/O操作，充分利用DMA机制，并确保中断处理的高效性和准确性。对于开发过程中遇到的不清晰或错误的信息，应当深入研究官方文档，参考已有成功案例，必要时进行实验验证，以确保设计的正确性和可靠性。