电子测量中的基于扫描的SOC全速测试及应用
22 浏览量
2020-12-08
17:49:11
上传
评论
收藏 93KB PDF 举报
电子测量中的基于扫描的电子测量中的基于扫描的SOC全速测试及应用全速测试及应用
随着现代超大规模集成电路的规模日趋增大，对集成电路测试的要求也在不断提高。对于工作在高速下的数字
系统，不光要针对其逻辑结构进行测试，还要求其信号能在指定周期内达到稳定状态。这大大提高了测试要
求，不仅要求对电路逻辑缺陷进行测试并且要求设计者能对时序缺陷进行测试。因此为了提高测试质量和满足
时序测试的要求，必须在额定时钟速度下施加测试矢量并观察响应，即进行全速(at-speed)测试。 1 转换故障、
路径延迟故障的模型以及测试矢量生成进行全速测试，首先是要选择测试时针对的故障模型，最常用的全速测
试模型有转换故障模型和路径延迟故障模型两种。转换故障是指电路中的缺陷使单条连线上传播的信号变慢，
信号变慢
随着现代超大规模集成电路的规模日趋增大，对集成电路测试的要求也在不断提高。对于工作在高速下的数字系统，不光要针
对其逻辑结构进行测试，还要求其信号能在指定周期内达到稳定状态。这大大提高了测试要求，不仅要求对电路逻辑缺陷进行
测试并且要求设计者能对时序缺陷进行测试。因此为了提高测试质量和满足时序测试的要求，必须在额定时钟速度下施加测试
矢量并观察响应，即进行全速(at-speed)测试。
1 转换故障、路径延迟故障的模型以及测试矢量生成
进行全速测试，首先是要选择测试时针对的故障模型，最常用的全速测试模型有转换故障模型和路径延迟故障模型两种。
转换故障是指电路中的缺陷使单条连线上传播的信号变慢，信号变慢又分慢上升和慢下降两种。转换故障的测试矢量为测试矢
量对。测试矢量对由以下两步产生：假设电路中某节点存在一个由低到高的转换故障，首先生成测试矢量V2，V2能将该连线
的逻辑值置为1同时将连线上的逻辑值传递到扫描路径；接下来生成测试矢量V1，V1能将该连线的逻辑值置为0。随后在测试
过程中第一步先施加V1初始化连线状态，第二步是施加V2，使得连线上产生一个由低到高的转变，第三步是捕获这个转变。
转换故障的测试矢量主要是针对大的延迟量的局部点延迟缺陷。
路径延迟故障，即当电路路径中延迟缺陷引起的组合路径延迟积累到超过规定的时间，无法按时完成逻辑功能，故障就产生
了。路径延迟故障的测试矢量同样为测试矢量对。假设电路中存在一个由高到低的路径延迟故障，测试矢量对(V1，V2)必须
能够在该路径的输入端产生高到低的转变，同时能够敏化该路径使得输入端的转变传递到路径的输出端。根据是否考虑存在其
他路径延迟故障，路径延迟故障的测试矢量可以分为强健和非强健两种。非强健测试矢量只有在没有其他路径延迟故障存在的
情况下才能确保路径延迟故障；而强健测试矢量则能确保检测出路径延迟故障，与电路的延迟分布无关。显然，在测试矢量的
路径敏化过程中，强健测试矢量对路径外信号的取值以及电路本身的结构要求更高，这增加了测试矢量生成的难度。值得注意
的是，上述测试矢量V1和V2未必是单个测试矢量也可以是测试序列。
由于在电路中路径数有可能非常多，因此对所有路径进行测试是不可实现同时也是不必要的。因此，路径延迟故障的测试矢量
生成只针对少量的关键路径进行，而关键路径可以通过静态时序分析得到。即使是这样，根据一些研究表明路径延迟测试的覆
盖率一般还是比较低的。
2扫描测试介绍
扫描测试是一种利用ATPG进行测试矢量生成的结构测试方法，他将时序电路中的寄存器转化成如图1所示的扫描寄存器。
SI端为扫描端口，SE端为扫描和功能模式下的切换控制端，扫描时将所有的扫描单元首尾相连，前一单元的Q端直接连到下一
单元的SI端，所有的扫描单元共用SE端，这样就可以将需要的数据逐位地直接移入寄存器，即可以控制和观察电路的内部状
态使时序电路转化成组合电路，这样测试矢量生成只需针对剩下的组合逻辑进行。
3全速测试方式
全速测试就是基于以上逻辑结构建立起来的，如图2所示，测试向量从扫描寄存器中输入，组合电路以及扫描寄存器的输出就
是测试结果。用于全速测试的转换故障以及路径延迟故障的测试矢量的测试方式大致可以采用如下2种时序模式：扭曲负载延
迟模式和宽边延迟模式。两者的区别从原理上讲在于V2的提供方式不一样，前者是通过施加一位数据移入扫描寄存器中获得
的；后者则是从基本输入端结合V1经过组合逻辑所得的。两种方式的时序不同则表现在产生转变的时刻不同，时序如图3所
示：图3(a)中施加V2到捕获的转变周期由最后一个移位周期的上升沿和捕获周期的上升沿组成；而图3(b)中的转变周期发生在
扫描移位周期和捕获周期之间的一个新的测试时钟周期内，当然两种方式的SE信号也如图发生相应的改变。
扫描移位的时钟周期通常比正常工作时钟周期要大的多，主要考虑以下几点：
(1)如果整个测试都在正常工作时钟下进行，需要更高级的ATE；
(2)测试时芯片管脚的负载电容比正常工作下的负载电容要大得多，限制了测试速度；
(3)移位操作本不是在实际功能时应有的操作，所以没有必要工作在正常周期；测试速度越快测试峰值功耗越高，这可能会损
坏芯片，造成良率的下降，所以不能在工作模式下进行移位操作。
评论0