∑-△ADC的降采样滤波器的设计与实现的降采样滤波器的设计与实现
降采样滤波器作为过采样∑-△A/D转换器的重要组成部分,用于滤除基带信号带外噪声和降低抽样频率至临界
抽样频率。目前国内∑-△ADC的研究主要集中在音频领域,带宽20 kHz。本文介绍了一种带宽150 kHz、16
bit∑-△模数转换器中的降采样滤波器的设计与实现。
0 引言引言
过采样∑-△A/D转换器以其高精度和易于用标准数字CMOS工艺实现的特点而被广泛应用,并越来越多地集成到片上系
统(SOC)中。∑-△
1 ∑-△ADC的主要性能指标的主要性能指标
信号与噪声加失真比(SINAD)是直流到奈奎斯特频段内,正弦波的RMS(均方根,表示交流信号的有效值或有效直流值)值
与转换器噪声的RMS值之比,包括谐波成分。
信噪比(RSN)是直流到奈奎斯特频段内,正弦波的RMS值与转换器噪声的RMS值之比。
无杂散动态范围(SFDR)是RMS信号幅度与最大杂散频谱分量RMS值的比率。
总谐波失真(THD)是出现在输入频率整数倍频点(谐波)失真的RMS值与输入(或输出)正弦波的RMS值之比。
有效位数(ENOB)与SINAD的关系为
本设计要达到的性能指标是ENOB≥14 bit;SINAI)≥86 dB;SFDR≥92 dB;THD≤一90 dB;信号带宽为150 kHz;精度为
16 bit。
2 调制器的系统设计调制器的系统设计
2..1 低阶低阶∑-△调制器调制器
调制器中的阶数即积分器的个数,一阶∑-△调制器的信噪比
RSN=6.02N+1.76—5.17+301g(OSR) (2)
式中:N为模拟调制器中量化器的位数;OSR为过采样比。式(2)表明,当OSR足够大时,在理论上也可获得相当好的量
化信噪比。
2..2 高阶高阶∑一一△调制器调制器
高阶∑-△调制器理想信噪比
式中n为调制器阶数。
但是在使用一位量化器情况下,环内滤波器增加到三阶以上时,工作情况会变得不稳定。
2..3 本设计中的本设计中的∑一一△调制器调制器
本设计采用三阶∑-△调制器(n=3),OSR为128,调制器的量化器用1 bit进行量化(N=1,降低模拟电路设计的难度)。由式
(3)可得RSN=133.9 dB,满足16 bit精度要求。
设计要求带宽为150 kHz,而过采样率设为128,则理想情况下为
fs=150 kHz×2×128=38.4 MHz
考虑到系统设计和实现的非理想特性,本设计的采样频率定为50 MHz,经过128倍降采样后ADC的输出数据速率为
390.625 kHz。
本系统设计在
评论0
最新资源