随机掺杂波动（Random Dopant Fluctuation, RDF）对双栅隧道场效应晶体管（Tunneling FET, TFET）性能影响的研究
在现代CMOS技术迅速缩放至亚22nm节点的过程中，为了降低能量消耗、提高计算速度和芯片密度，传统金属氧化物半导体场效应晶体管（MOSFET）在室温下的亚阈值摆幅面临物理限制，进而影响降低功耗和系统功耗的能力。为了克服这一难题，研究者们提出了多种新型器件结构。其中，隧穿场效应晶体管（TFET）是被认为最有前途的候选之一。TFET的运行机制与传统MOSFET不同，它基于带间隧穿效应（band-to-band tunneling, BTBT），而传统MOSFET基于热离子发射。因此，TFET打破了对传统MOSFET的物理限制，并能将亚阈值摆幅降低到室温下（300K）的60毫伏/分之一或更低。因此，操作得以降低，电路性能应因功耗降低而得到提升。另外，由于TFET中的带间隧穿发生在源极/体或漏极/体界面的隧穿结点，因此短沟道效应（SCEs）可以被有效地避免。
本研究使用三维器件仿真方法，研究了随机掺杂波动对双栅（double gate, DG）隧道场效应晶体管（TFETs）性能的影响。采用Sano的方法生成随机掺杂剖面，并进行统计器件仿真，然后探索了具有高介电常数栅介质的双栅器件通道中对RDF的性能敏感性。研究发现，尽管TFET不存在短沟道效应，但由于随机掺杂波动，它在电参数（例如开启电压SS）上会出现明显的偏移和波动，进而影响电路性能。这些研究结果对于优化TFET结构设计和电路性能窗口可能具有重要意义。
关键词包括：随机掺杂波动（RDF）、隧道场效应晶体管（TFET）、双栅（double gate, DG）、高介电常数栅介质（high-k dielectric）、变异性（variability）、电路性能（circuit performance）。
引言部分讨论了随着现代CMOS技术的快速缩放，为了达到更低的能耗、更高的计算速度和更高的芯片密度，传统MOSFET面临着在室温下降低亚阈值摆幅的物理限制难题。为此，研究者们提出了包括TFET在内的各种新型器件结构作为替代方案。与大多数MOSFET不同，TFET的运行机制基于隧穿效应而非热离子发射，从而克服了传统MOSFET的物理限制，并将亚阈值摆幅降低到60毫伏/分之一以下，使得功耗得到降低，电路性能因功耗降低而得到提升。TFET的带间隧穿发生在隧穿结点，有效避免了短沟道效应，提高了器件的可靠性。
在研究方法上，本论文采用了三维器件仿真技术，通过Sano的方法生成随机的掺杂剖面，并据此进行统计器件仿真，进一步探索了具有高介电常数栅介质的双栅器件通道中随机掺杂波动对器件性能的影响。研究结果表明，即使TFET不受短沟道效应的影响，但由于随机掺杂波动的原因，其电参数如开启电压等会出现显著的偏移和波动，进而对电路性能产生影响。这些发现对于优化TFET的结构设计以及电路性能窗口具有重要的指导意义。
研究团队由来自深圳大学的Ying Zhu、Yun Ye、Yu Cao、Jin He、Aixi Zhang、Hongyu He、Hao Wang、Chenyue Ma以及Mansun Chan组成，他们在深圳大学的SoC重点实验室、北京大学深圳研究院和PKU-HKUST深圳-香港联合研究所进行研究工作。他们在研究中关注的高介电常数栅介质是未来纳米级器件发展中控制电荷载流子的关键技术，对于保持器件的高性能和可靠性至关重要。这一研究的深入为未来高性能、低功耗电子器件的设计提供了新的思路和方法。
