VHDL是随着可编辑逻辑器件（PLD）的发展而发展起来的一种硬件描述语言。它是1980年美国国防部VHSIC（超高速集成电路）计划的一部分，并于1986年和1987年分别成为美国国防部和IEEE的工业标准。
作为一种硬件设计时采用的标准语言，VHDL具有极强的描述能力，能支持系统行为级、寄存器传输级和门级三个不同层次的设计，这样设计师将在TOP-DOWN设计的全过程中均可方便地使用同一种语言。而且，VHDL设计是一种“概念驱动式”的高层设计技术，设计人员毋需通过门级原理图描述电路，而是针对目标进行功能描述，由于摆脱了电路细节的束缚，设计人员可以专心于设计方案和构思上，因此设计工作省时省力
