没有合适的资源?快使用搜索试试~ 我知道了~
EDA/PLD中的Verilog讨论组精彩内容摘录(一)
0 下载量 108 浏览量
2020-12-09
11:54:13
上传
评论
收藏 50KB PDF 举报
温馨提示
试读
2页
问题: 我遇到了一个问题,希望能得到帮助。 我在用FPGA(ALTERA 10K30)做仿真实验时,内部的计数器总是计数不正常,但是我在微机中用ModelSim仿真的结果是正确的,所以逻辑应该没有问题,问题出在FPGA,请教各位,我该如何解决这个问题。谢谢! I met a question,hope someone could do me a favor. when I used FPGA do simulating experiment, i found the inner counter worked abnormally.but if i use ModelSim do suc
资源推荐
资源评论
资源评论
weixin_38651286
- 粉丝: 8
- 资源: 890
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功