模拟技术中的一种基于SoC应用的Rail-to-Rail运算放大器IP核

摘要: 采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail 运算放大器IP 核. 基于BSIM3V3 Spice 模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz ,功耗只有0.34mW. 　　关键词: Rail-to-Rail ;CMOS;运算放大器; IP 核;片上系统 　　片上系统(SoC)是在单一芯片上实现信号采集、转换、存储、处理和I/ O接口等多种功能,具有面积小、功耗低、设计时间短、成本低和高性能指标等特点. So