基于提升的小波变换算法,提出了一种新的功率面积有效的5-3和9-7小波变换的VLSI实现结构。采用时分复用和嵌入式并行流水线技术优化设计结构,有效地减少了所用乘法器、加法器运算单元和寄存器单元数量,以及对存储器的访问次数,从而有效地减少系统占用面积和功耗。系统实现了每一个时钟产生一个输出,输入信号的细节分量和近似分量交替输出。该结构具有简单、规则,以及扩展性好的特点,非常适合于VLSI设计实现。
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~