EDA/PLD中的时序逻辑等效性检查方法使设计风险降至最低

寄存器传输级(RTL)验证在数字硬件设计中仍是瓶颈。行业调研显示，功能验证占整个设计工作的70%。但即使把重点放在验证上面，仍有超过60%的设计出带需要返工。其主要原因是在功能验证过程中暴露出来的逻辑或功能瑕疵和缺陷等。显然，需要进一步改进验证技术。 　　设计团队一般采用系统模型进行验证。就验证来说，系统模型比RTL更具优势，比如系统模型易于开发且具有优异的运行时性能。挑战性在于如何在系统级验证和生成功能正确的RTL间建立起桥梁。一种称为时序逻辑等效性检查的方法具有桥接两者的能力，它是基于C/C++或SystemC编写的规范来对RTL实现进行形式验证。 　　本文将讨论商用图形处