ST宣布公司制造出65nm串行接口MIPHY（多接口PHY）物理层接口IP（知识产权）模块。ST设计这款宏单元旨在于将其与其它功能一起集成到支持3 Gbps和6 Gbps的移动和台式计算机串行ATA（SATA）硬盘驱动器(HDD)的低功耗系统芯片(SoC)内。
通过制造和验证这款65nm接口设计，ST正在为今年下半年系统芯片向65nm技术过渡做准备，以便与客户一起分享低功耗要求和更小的物理尺寸带来的好处。经过验证的IP模块将大幅度压缩新产品的上市时间，减少新的ASIC的开发成本。此外，这个新的宏单元的多标准功能(SATA第1代、第2代和第3代)将有利于设备制造商加快验证针对不同市场
