基于CPLD技术的数字时序控制电路设计

CPLD(Complex Programmable Logic Device)是新一代的数字逻辑器件,具有速度快、集成度高、可靠性强、用户可重复编程或动态重构其逻辑功能等特点。利用CPLD芯片和数字控制技术设计的时序电路,可将时序控制的精度提高到纳秒级,并且工作稳定,不受温度的影响,有利于系统定位精度的提高。