-
EDA实验报告_时序逻辑电路_组合逻辑电路 评分:
EDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.docEDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.doc2011-04-21 上传大小：236KB
-
-
EDA实验报告实验报告
仿真3线—8线译码器的设计。 采用VHDL设计方法，设计符合7447功能的共阳极数码显示译码器。 仿真3线—8线译码器的设计。 采用VHDL设计方法，设计符合7447功能的共阳极数码显示译码器。
立即下载
-
浙江理工大学 数字电路实验 实验七-时序逻辑电路的设计multisim电路模拟
包括D触发器逻辑功能测试1、D触发器逻辑功能测试2、D触发器逻辑功能测试3、利用74LS161设计BCD5421码十进制计数器，multisim模拟电路完全正常
立即下载
-
比较牛逼的数字逻辑课件
序言 第一章 数制与码制 第二章 逻辑代数基础 第三章 集成门电路 第四章 组合逻辑电路 第五章 触发器 第六章 同步时序逻辑电路 第七章 异步时序逻辑电路 第八章 可编程逻辑电路
立即下载
热点文章
-
组合逻辑电路和时序逻辑电路
2017-07-29 dreamdonghui -
组合逻辑电路与时序逻辑电路
2018-08-26 weixin_42625444 -
EDA简单时序逻辑电路
2018-05-27 wangcan35 -
组合逻辑电路、时序逻辑电路、触发器、寄存器、存储器
2016-11-01 JIA_GUOQIANG -
用可编程逻辑器件FPGA实现组合逻辑电路设计
2018-07-14 weixin_39549734 -
数电实验三：组合逻辑电路分析与设计
2018-08-27 w_weilan -
组合、时序逻辑电路中的竞争—冒险现象
2018-12-04 Jackiezhang1993 -
EDA常用电路设计程序
2009-06-11 yuanmiqing -
FPGA中组合逻辑和时序逻辑的区别
2016-12-02 github_33678609 -
数电实验六：利用MSI设计组合逻辑电路
2018-08-27 w_weilan
spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip
| 资源所需积分/C币 | 当前拥有积分 | 当前拥有C币 |
| 5 | 0 | 0 |
评论 共3条