偏置电压交变的时分反馈闭环加速度计 (2014年)

提出一种改进结构的时分反馈闭环加速度计，该结构使用负系数的PID控制器，只需要一个运算放大器。改进后的结构减小了读出电路的芯片面积，同时省去一个运算放大器和两个大电阻，因此能降低系统噪声。读出电路采用0．35 μm高压CMOS工艺，并包含自检测功能。测试结果显示，在自检测模式下，闭环加速度计的线性度为99．72％。在DC到200 Hz内，输出噪声电压均方根值约为140μV。