Cadence设计系统公司布了一系列用于加快数字系统级芯片（SoC）设计制造的新设计产品。这些新功能包含在高级Cadence:registered:SoC与定制实现方案中，为设计阶段中关键的制造变化提供了“设计即所得” (WYDIWYG)的建模和优化。这可以带来根据制造要求灵活调整的物理实现和签收能力，便于晶圆厂的签收。
今天在硅谷的CDNLive!用户会议上，Cadence向领先的半导体设计者和经理们展示了自己的45nm设计流程。其对应的产品Cadence Encounter:registered:数字IC设计平台7.1版本将于今年10月发布。
“在极为精细的工艺尺寸下，传统设计流程已经无法提供精确的可预测性，这迫使设计
