基于SoC的音频IP模块设计
107 浏览量
2020-10-21
04:09:25
上传
评论
收藏 485KB PDF 举报
基于基于SoC的音频的音频IP模块设计模块设计
IP核重复利用可以提高设计能力，节省设计人员可以缩短上市时间，更好的利用现有的工艺技术，降低成本。基于此笔者
设计了基于SoC的音频接口IP模块。
随着集成电路设计技术和深亚微米制造技术的发展，集成电路已进入了片上系统时代。由于
1
APB(Advanced Peripheral Bus)是AMBA(Advanced Microcontrollel Bus Architectrure)组成部分，是用于低功耗和减少接口复杂度而设
计的。APB用于带宽，低速，低性能要求，无管线操作的外围设备。APB总线操作包括Setup和Enable两个状态。其中APB读操作只需在
Enable状态数据有效，写操作要求写数据在整个写操作期间保持有效。
APB协议规定每个传输只与时钟上升沿相关。这就使APB外围设备很容易被集成在设计之中，特点如下：
(1)在高频操作的性能改进；
(2)独立的脉冲时钟；
(3)静态时钟分析比较简单，因为用单时钟沿触发；
(4)自测试逻辑插入没有特别的条件需要考虑；
(5)在ASIC库中有性能很好的上升沿寄存器；
APB状态机，如图1所示。
APB这3个状态描述如下：
IDLE：默认初始状态。
Setup：当有一个传输请求，总线将进入Setup状态，当PSELx，信号被选择。总线只在Setup状态停留一个周期，并将在时钟的上升
沿进入Enable状态。
Enable：在Enable状态中，PEnable有效，地址信号，读写信号，选择信号将保持稳定，当状态从Setup到Enable状态。 Enable状态
仅仅维持一个时钟，如果没有传输发生，系统将回到IDLE，如果有传输发生，系统状态将进入Setup状态。当从Enable状态到 Setup状态
时允许有短脉冲干扰。
评论0
最新资源