基于FPGA的高频视觉刺激控制器的设计

研究稳态视觉诱发电位需要视觉刺激器生成高频刺激信号。而传统的刺激器在产生高频图像刺激时的准确性和同步性极差，并且使用不便、刺激模式单一。鉴于此，设计了一个高频视觉刺激控制器，以FPGA为控制器并采用硬件描述语言Verilog HDL设计程序，实现图像刺激的生成。实验结果显示，设计的视觉刺激控制器具备时间精度高、准确性高和同步性好的优点，能有效地生成高频刺激信号。 【基于FPGA的高频视觉刺激控制器的设计】 在神经科学领域，稳态视觉诱发电位（SSVEP）的研究依赖于视觉刺激器来产生特定频率的图像刺激。传统的视觉刺激器存在许多不足，如准确性和同步性差，使用不便，以及刺激模式单一。针对这些问题，本文提出了一种基于现场可编程门阵列（FPGA）的高频视觉刺激控制器设计，旨在提高刺激信号的时间精度、准确性和同步性，从而更好地服务于SSVEP实验。 系统整体设计包括硬件和软件两大部分。硬件部分采用Altera公司的EP4CE30型FPGA芯片作为核心控制器，配合串口电路、VGA接口电路、按键电路和I/O口等外围电路。软件部分则是用Verilog HDL硬件描述语言编写，包括串口通信、VGA时序扫描、刺激图像描述和刺激率控制四个关键模块。 当视觉刺激控制器上电后，它会读取预置的配置文件进行初始化。上位机通过LabVIEW界面向串口发送刺激模式选择信号，FPGA解析这些指令后，VGA控制模块按照选定的模式进行行扫描和场扫描。刺激图像描述模块生成所需的刺激图像，而刺激率控制模块则产生相应的刺激率信号和触发信号，这些信号通过I/O口发送给诱发电位采集设备，同步标记视觉刺激的开始位置。实验中，采用美国NeuroScan公司的SynAmps2系统进行数据采集，该系统需要一个来自刺激器的触发信号来定位视觉刺激事件。 系统的核心控制模块由四个子模块构成： 1. 串口通信模块：负责上位机和控制器之间的数据传输。波特率发生器模块根据串口协议产生9600 b/s的波特率，而发送器和接收器则执行数据的发送和接收，遵循串口通信的帧格式。 2. VGA时序扫描模块：生成VGA扫描时钟，通过行同步（HS）和场同步（VS）信号控制显示器的扫描过程。例如，在1024×768@85 Hz的VGA标准下，行同步信号在一行结束后进行消隐，场同步信号则在所有行扫描完成后进行消隐，重新回到起点。 3. 刺激图像描述模块：生成所需的刺激图像，可以实现多种刺激模式，提高实验的灵活性。 4. 刺激率控制模块：产生精确的刺激频率信号，确保刺激的同步性，这对于SSVEP研究至关重要。 这种基于FPGA的视觉刺激控制器设计，显著改善了传统刺激器的性能，提高了实验的准确性和效率，为SSVEP等神经科学研究提供了更为可靠的技术支持。通过模块化设计和FPGA的高速处理能力，系统能够快速响应上位机指令，实时生成高频视觉刺激，为理解大脑视觉系统的工作机制提供了有力工具。