基于FPGA的高速自适应格型滤波器的实现

FPGA以其高效的硬件特性在信号处理方面有着越来越多的应用。本文结合驰豫超前流水线和时序重构技术，提出一种RD-GALJP算法结构，并以自适应噪声对消为模型进行算法仿真。算法仿真的结果表明，改进算法结构相比改进前的算法在滤波性能上只有些许下降，但是却能够很好地切割关键路径，以利于流水实现。最后以4阶16位定点格式为背景在FPGA中对算法进行实现和板级功能测试，综合布线后得到16 7．53 MHz采样吞吐率的运算性能，比较于改进前的23．99 MHz的工作频率表明，工作频率的改善显著。实验结果表明，改进算法结构可以很好地应用于对输入自相关矩阵特征值扩散敏感的高速高灵敏度的自适应信号处理场合。