没有合适的资源?快使用搜索试试~ 我知道了~
EDA/PLD中的一种基于FPGA 的新型误码测试仪的设计与实现
1 下载量 146 浏览量
2020-12-07
09:24:40
上传
评论
收藏 140KB PDF 举报
温馨提示
试读
2页
摘 要:本文设计实现了一种用于测量基带传输信道的误码仪,阐述了主要模块的工作原理,提出了一种新的积分鉴相同步时钟提取的实现方法,此方法能够提高同步时钟的准确度,从而提高误码测量精度。 关键词:误码测试仪;FPGA ;鉴相器;数字锁相环 引言 误码仪是评估信道性能的基本测量仪器。本文介绍的误码仪结合FPGA 的特点,采用全新的积分式鉴相结构,提出了一种新的误码测试方法,经多次测试验证,方案可行,设计的系统稳定。本文设计的误码仪由两部分组成:发信机和接收机。 1 发信机 发信机的主要功能是产生具有随机特性的伪随机m 序列,通过FPGA 由VHDL 编程实现。伪随机序列产生原理如下: 图
资源推荐
资源评论
资源评论
weixin_38603259
- 粉丝: 5
- 资源: 923
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功