没有合适的资源?快使用搜索试试~ 我知道了~
基于FPGA的超高速雷达住处实时采集存储系统作
1 下载量 36 浏览量
2020-12-10
17:30:52
上传
评论
收藏 97KB PDF 举报
温馨提示
试读
3页
在超高速数据采集方面,FPGA(现场可编程门阵列)有着单片机和DSP所无法比拟的优势。FPGA时钟频率高,内部时延小,目前器件的最高工作频率可达300MHz;硬件资源丰富,单片集成的可用门数达1000万门;全部控制逻辑由硬件资源完成,速度快,效率高;组成形式灵活,可以集成外围控制、译码和接口电路。 实时流盘一直是数据采集技术的最大瓶颈,它直接制约了采集存储设备的实时存储能力。为此,可考虑利用多个硬盘组成RAID阵列(廉价冗余磁盘阵列)[1-2]。RAID的初衷主要是为大型服务器提供高端的存储功能和冗余的数据安全。RAIID把多块独立的硬盘(物理硬盘)按不同方式组合起来形成一个硬盘组(逻辑硬盘
资源推荐
资源详情
资源评论
基于基于FPGA的超高速雷达住处实时采集存储系统作的超高速雷达住处实时采集存储系统作
在超高速数据采集方面,FPGA(现场可编程门阵列)有着单片机和DSP所无法比拟的优势。FPGA时钟频率
高,内部时延小,目前器件的最高工作频率可达300MHz;硬件资源丰富,单片集成的可用门数达1000万门;
全部控制逻辑由硬件资源完成,速度快,效率高;组成形式灵活,可以集成外围控制、译码和接口电路。 实时
流盘一直是数据采集技术的最大瓶颈,它直接制约了采集存储设备的实时存储能力。为此,可考虑利用多个硬
盘组成RAID阵列(廉价冗余磁盘阵列)[1-2]。RAID的初衷主要是为大型服务器提供高端的存储功能和冗余的数
据安全。RAIID把多块独立的硬盘(物理硬盘)按不同方式组合起来形成一个硬盘组(逻辑硬盘
在超高速数据采集方面,FPGA(现场可编程门阵列)有着单片机和DSP所无法比拟的优势。FPGA时钟频率高,内部时
延小,目前器件的最高工作频率可达300MHz;硬件资源丰富,单片集成的可用门数达1000万门;全部控制逻辑由硬件资源完
成,速度快,效率高;组成形式灵活,可以集成外围控制、译码和接口电路。
实时流盘一直是数据采集技术的最大瓶颈,它直接制约了采集存储设备的实时存储能力。为此,可考虑利用多个硬盘组成
RAID阵列(廉价冗余磁盘阵列)[1-2]。RAID的初衷主要是为大型服务器提供高端的存储功能和冗余的数据安全。RAIID把多
块独立的硬盘(物理硬盘)按不同方式组合起来形成一个硬盘组(逻辑硬盘),从而提供比单个硬盘更高的存储性能,提供冗
余的技术。
1 总体方案总体方案
本文设计并实现了一种超高速的雷达信号采集存储系统,其工作原理框图如图1所示。
本系统采用服务器作为采集主控设备,利用多个硬盘组成磁盘阵列作为存储设备。从以前的使用情况看,在普通主板上集
成RAID控制器,采用IDE硬盘组成RAID0阵列情况下,硬盘阵列实测的读写速度可达40MB/s;在使用SCSI硬盘和Adaptec公
司的RAID卡情况下,实测速度可达70 MB/s;在使用SATA硬盘和3WARE公司的RAID卡情况下,实测速度可达150 MB/s,且
最新的SATA硬盘容量大、价格便宜;若采用12个160GB的SATA硬盘,则容量能达到惊人的1920GB。无论从还是从价格
上,采用SATA硬盘组成SATA RAID磁盘阵列都是一种比较理想的选择。
由于采用64位/66MHz接口的PCI卡,其总线数据传输速率为普通32位/33 MB/s接口的PCI卡的四倍,总速率可高达538
MB/s。此方案比较适合超高速雷达信号的实时采集与实时存盘,采用RAID磁盘阵列后流盘速度得到了较大的提高,明显改善
了数据传输与数据存盘之间速度不匹配这一瓶颈问题。
2 硬件设计硬件设计
系统硬件总体设计考虑到系统的通用性、可扩展性以及数据传输、终端处理的需要,选用通过64位/66MHz的PIC局部总
线与主机(服务器)进行实时数据交换,有利于实现系统的模块化设计和集成,提高了数据的灵活处理能力。PCI插卡实际硬
件结构如图2所示。
FPGA采用Xilinx(赛灵思)公司的10万门FPGA芯片XC2S100E,其配置芯片的Xilinx公司的1Mbits容量PROM芯片
XC18V01,以主动串行方式对FPGA进行上电配置。AD、DA分别为ADI(模拟仪器)公司12位高速模数转换芯片AD9224与14
位高速数模转换芯片AD9764。SRAM采用Cypress Semiconductor(塞普拉斯半导体)公司的256K×16bits SRAM芯片
CY7C1041。
设计中利用FPGA实现64位/MHz的PCI接口逻辑,进行实时信号采集和传输控制。由于FPGA具有层次化的存储器系统,
其基本逻辑功能埠可以配置成16×1、16×2或32×1的同步RAM,或16×1的双端口同步RAM,因此可以在FPGA内部配置高双
口RAM作为信号传输的数据缓冲器。同时,为了节省FPGA的内部逻辑资源,在FPGA外围配置了适当的SRAM用来存储数
据。
3 软件设计软件设计
3.1 FPGA程序设计
3.1.1 FPGA内部功能模块分析
FPGA内置多个功能部件,主要包括雷达信号采集控制模块与PCI接口逻辑模块。FPGA内部功能组成原理图如图3所示。
FPGA作为系统总的控制枢纽,参与了系统具体任务的实现。内部功能模块的工作过程为:首先采集控制模块通过对AD转
换电路的时序控制将雷达视频信号转换成数字信号并暂存于FPGA内部双口RAM中,然后再将双口RAM中的数据通过PCI接口
逻辑模块送往计算机。
3.1.2 采集控制模块程序设计
本系统要求能够在普通显示器上对采集的雷达视频回波信号进行长时间的实时显示。同时在显示过程中,可对任意区域设
置采集方位和距离波门,将采集的数据实时存储在磁盘阵列上。系统工作流程如图4所示。
采集卡与计算机之间的数据交换以FPGA内部配置的高速双口RAM作为数据传输的缓冲器,采用两片双口RAM乒乓切换
的方式进行数据传输[3]。具体方法为:在FGPA内部配置两片8K×32bits的双口RAM,采集开始时,将采集数据往第一片双口
RAM中写,当第一片双口RAM写满时,采集控制模块产生乒乓切换信号,数据自动存入第二片双口RAM中,同时以DMA方式
将第一片双口RAM中的采集数据传送给计算机,如此轮换交替。这样DMA传输和接收A/D数据可以同时进行,而DMA的速率
资源评论
weixin_38601311
- 粉丝: 0
- 资源: 938
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功