基于FPGA的高速数据采集系统的设计

所需积分/C币:50 2012-03-06 09:22:22 189KB PDF
收藏 收藏 1
举报

基于 FPGA 的高速数据采集系统的设计
斜进业自功也 2.3cY7c68001驱动设计 USB应用程序包括三个部分,用状态机来实 现。它可以用来作为转移命令接口,我们将采集来 的数据进行处理后通过它发送给PC机。这程序模 块主要包括三个部分:工作模式控制器、数据输入 输出模块和时序控制模块。在 Modelsim中用异步时 序写命令进行了仿真,仿真时序如图8所示。 [tY#t24默说山 图8异步命令写时序 在这里就不一一讨论其他的时序工作模式了。 图10LVDS输出眼图 2.4数据采集系统控制模块 参考文献 在本次设计中,系统需要一个控制器来协调1Analogdevices.AD92CompleteDatasheet.www.analog 各模块之间的工作时序。该控制器的主要工作就 是根据实际环境来改变时钟的工作模式使各个模 2]AnalogDevicesAd9740CompleteDataSheetwww.analog 块工作在和谐状态,使系统在不同的工作环境下 33Cy7c68001CompleteDataSheethttp:/www.cypress.com 获得最佳的工作条件。该控制器主要包括工作时4]XilinxXO3400Fpga:CompleteDataSheetwww.xilinx 钟控制模块和工作模式控制模块。各模块之问的 com 连接如图9所示。 [5] Rajsuman r System on a Chip design and test [M]. Artech 对硬件电路进行调试后,得到了AD9211的 House 2000 LVDS输出眼图,如图10所示。从眼图可以看出, 16] Sforza F, Battu L, Brunelli M.A Design for Verification Met hodology. 2nd Intermational Symposium on Qualily of elect 当系统采样频率达到300MHz/s时仍能可靠工作。 ronic design, San Jose, 2001 3结论 [7 Kliman GB, et al. Met hods of Motor Current Signature Ana- 实验结果表明,系统实现了300MHz/的采样 lysis[J]. Elect. Mach. power Syst, Sept. 1992, 20,5: 4632474 [8] Thomson W T, et al. On Line Current Monitoring and Appl- 率,采样精度为10-Bits,此时系统的精准度和速 ication of a Finite element method to predict the Level of 度都能达到系统预设的要求。本文设计的高速率 Static air Gap eccentricity in three Phase Induction Motors 数据采集系统具有尺寸小、质量轻、低功耗等优 IJ]. IEEE Transactions on Energy Conversion, December 点,可广泛的应用于各种高速环境中。USB2.0接 98,13 口确保数据能够准确高速的传输,满足系统的实 时要求。 ifoadr0 fifoadrI CLKF oI controll CLKIN IN CLKF180 OUT LUC KED OUT locked 向ockd UO d[15: D] U4(> dcm_ip QUT CLKIN IN LOCKEO OUT 图9各模块之间的连接图 第33卷第1期2011-11(上)【95

...展开详情
试读 3P 基于FPGA的高速数据采集系统的设计
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    抢沙发
    一个资源只可评论一次,评论内容不能少于5个字
    img
    b07030507

    关注 私信 TA的资源

    上传资源赚积分,得勋章
    最新推荐
    基于FPGA的高速数据采集系统的设计 50积分/C币 立即下载
    1/3
    基于FPGA的高速数据采集系统的设计第1页

    试读已结束,剩余2页未读...

    50积分/C币 立即下载 >