提出了一种基于FPGA的网络通讯流量模糊控制器的实现方法.根据一个基于缓冲管理模式和模糊逻辑的网络通讯流量模糊控制器模型,提出了系统总体实现结构和模糊化、模糊推理和去模糊化模块的实现方法,给出了Verilog HDL程序实现结果,包括功能仿真结果、逻辑资源消耗和系统最高时钟频率.为了提高系统的处理速度,系统结构设计中采用了流水线技术和并行技术,并采用了专门设计的乘法器和除法器.实验结果验证了本控制器结构设计的有效性和程序设计的正确性,系统的最高时钟频率达273 .22 MHz .本系统可以应用于ATM和I