在现代集成电路设计中，负偏置温度不稳定性（NBTI）已成为影响电路寿命可靠性的重要因素。NBTI会对PMOS晶体管的阈值电压产生影响，从而导致集成电路的定时性能逐渐降低，最终可能会出现定时违规现象。随着晶体管特征尺寸的急剧缩小，晶体管通道中的垂直电场强度增加，这加剧了NBTI效应。长期以来，研究人员提出了多种方法来建模、分析和优化NBTI效应对电路的影响。例如，长期NBTI模型在文献[3]-[5]中被制定出来，用以评估NBTI效应对随机逻辑和SRAM的影响。
针对NBTI引起的集成电路老化，本研究提出了一个基于隔离关键路径上泄漏电流变化来预测电路老化的方法。通过一系列测量向量的全芯片泄漏测量结果来隔离关键路径上的泄漏变化，并将其表述为一组方程集。通过求解该方程集，可以得到关键路径上各门电路的泄漏电流变化。然后，基于泄漏电流变化与延迟增加之间的相关性，预测任意关键路径上的延迟退化。该方案对即时噪声具有免疫性，并通过增加测量时间开销来适应工艺变化。实验结果表明，本方案能够以可接受的准确度损失有效预测NBTI引起的电路老化。
关键词包括负偏置温度不稳定性（NBTI）、泄漏电流、工艺变化等。
文中还提到了关于NBTI的研究背景。随着晶体管特征尺寸的缩放，通道中的垂直电场强度增大，这会加剧PMOS晶体管的NBTI老化效应。NBTI会导致PMOS晶体管的阈值电压逐渐上升，降低了电路的定时性能，最终可能会导致定时违规现象的出现。为了应对NBTI引起的可靠性问题，有些研究者提出了在设计阶段对NBTI效应进行建模、分析和优化的方法。文献[3]-[5]中长期NBTI模型的制定，就是为了评估NBTI效应对随机逻辑和SRAM的影响。
在NBTI问题的处理策略中，提前在线上预测老化（On-line aging prediction）是一种有前景的方式，它能够预防NBTI引起的电路失效。然而，参数变化的不断增加、设计复杂性和面积开销的增大等因素，降低了这种基于延迟检测方案的有效性。为此，该研究提出使用从全芯片泄漏测量结果中隔离的关键路径泄漏变化来预测NBTI引起的电路老化。
全芯片级的泄漏变化首先被公式化为方程集，解出该方程集后可以得到关键路径上各个门电路的泄漏电流变化。基于泄漏变化与延迟增加之间的相关性，可以预测任意关键路径上的延迟退化。该方案通过增加测量时间开销来适应工艺变化，并对即时噪声有免疫力。实验结果表明，该方案能有效预测NBTI引起的电路老化，且具有可接受的准确度损失。这一研究对于理解和应对集成电路可靠性问题具有重要意义。
