CMOS射频低噪声放大器的设计 (2005年)

讨论了CMOS射频低噪声放大器的相关设计问题，对影响其增益、噪声系数、线性度等性能指标的因素进行了分析，并综述了几种提高其综合性能指标的方法。在此基础上，采用SMIC 0.25μm CMOS工艺库，给出了3.8GHz CMOS LNA的设计方案。HSPICE仿真结果表明：电路的功率增益为13.48dB，输入、输出匹配良好，噪声系数为2.9dB，功耗为46.41mw。