L波段CMOS低噪声放大器设计，雷蕾，王兴华，作为卫星导航系统中导航接收机前端的第一个模块，低噪声放大器性能极其关键。本文对CMOS工艺下基于L波段的低噪声放大器进行研究。�
山国武技论文在线 http:/www.paper.edu.cn 式中有效跨导与负载的乘积。在2式中衣明这里所述的增益是指输入信号在共源管棚极厂始 被放大的倍数,而不是输入信号本身,因为在输入信号与栅端的输入信号之间有Qm的大小 关系。也可以得到,源简并结构的低噪声放人器有效跨导与电路的电流和共源管的跨导无关 只有信号源阻抗Rs以及工作频率和特征频率有关。 式2中Q是展示输入匹配网络对电压增益的贡献程度。当Qn的值越大吋,晶体管自 身承受的增益压力越小。皛体管自身承受的增益压力越小,电路消耗的电流越小,功耗就越 65 小。并且当输入信号在进入晶体管之前就被放人的情况下,晶体管自身的沟道热噪声以及种 种自身引起的噪声影响都淂被降低。但是如果Qn的值过大,由式2可以看出,信号源阻抗 以及工作频率都是不可变的,那么共源管的栅源电容将会很小,这会对输入网络产生影响, 会影响到输入网络的匹配等问题。因此在设计中往往选择Q1n的值在2-3之间。 噪声分析 70 假定电路在理想的输入匹配状态并且忽眳电感的非理想性。可以得到放大器的噪声因 1+(-1)+(-1) y 6(1-|P 在式3中,电路的信号源阻抗以及晶体管的特征频率都是固定的常数,因此存在一个 gm的最优值,使得该噪声因子最小, 为了得到噪声最小时满足的条件,利于设计者在设计时使用,令噪声系数的表达式求导 当求导式为零时,即可得到噪声系数最小时的设计要求。但是在噪声系数最小时,设计出的 电路往往晶体管尺寸以及功耗并不合理。在通过设计功耗的最大传输条件时,也可以得到与 噪声最小的设计,得出的条件并不同,噪声和功率不能同时达到最优设计。其中在噪声系数 最低的设计会导致明显的功耗浪费,因此又引入了功耗受到约束时的噪声系数优化方案 80 通过缩小晶体管尺寸的方法可以使得电流减小,并且此时的噪声性能没有产生很大的变化。 得到 (4) 其中, (1+ (5) 85 三阶交调点分析 由于源简并电感的存在,输入小信号会通过其返回到输入网络中,形成个反馈系统 首先假设输入小信号的电压为零,输岀端会反馈回一个电流,并在源简并电感上产生压降。 在栅源电容处也公产生一个压降。因此反馈所得的输出电流为: 山国武技论文在线 http:/www.paper.edu.cn (6) 0 可得闭环系统的三阶交调点为: L」+20log(1+(a) ≈10log (2+⊙( )(1+O (7) 10log +27+20 log(a 其中环路增益为 (0) (8) 通过式7可以得到,源简并低噪声放大器线性度的影响因素由晶体管的三阶交调点以及 95 输入匹配网终提供的増益共同决定。 共源共栅结构 对抑制放大器输岀阻抗和寄生枬漏电容的需求,选取共源共栅结构的低噪声放大器。基 于前面分析的不理想性,共源共栅结构一方面可以提高了电路的反向隔离度,也使得电路可 以分别设计输入网终和输出网络⑤。 100 如图3所示即为源简并型共源共栅结构的低噪声放大器。 图3源简并型共源共棚结构的低噪声放大器 其中M1为共源放大管,对共源管的设计主要决定了电路的转换增益。M2为共栅管, 提供输入输岀隔离度,一方面使输λ输岀网络不受影响一方面增大了电路的输岀阻抗。由于 105 共源管与共栅管的栅源相连,电路在该点的寄生电容使得电路包含负阻成分,会导致电路振 荡。并且晶体管的栅漏寄生电容会跟 boding线的寄生电感发生谐振。为了解决以上问题, 首先在共源管的栅极并联了一个滤波电容,减小共源共栅相连点的负阻,也减弱了 bonding 线对电路的影响。其次选取差分结构,在差分的共源共栅低噪声放大器的栅极接一个大电阻 到地,这样可以提供一个较好的交流地。差分结构提供诸如更好的交流地的优势还可以体现 在方方面面,比如电感的连接等。差分结构由于其自身对共模噪声的抑制能力,也降低了电 路整体的噪声系数。以及差分结构对电路的增益提高了3db。基于差分结构对电路各性能 4 山国武技论文在线 http:/www.paper.edu.cn 指标都有较好的影响,设计中大多都会选择差分结构进行设计。 导数叠加 低噪声放大器的需要保证足够的线性度,避免输入信号被来自相邻信道的大互调信号破 115 坏。三阶互调主要来自有源器件的1-V特性的非线性,对于低噪声放大器而言,所用器件较 好,很容易得到其非线性的主要来源是有源器件的非线性跨导以及非线性输出。该特性可 以通过泰勒级数在工作点展开,表小为: (10) 对于更高的线性度,一个简单的解决方案是增加g3的饱和度,但是考虑到功耗和增益 120 的增加,ⅴgs被限制在0.V附近。提高输入三阶截点可以通过增加G1或者减小G3得到, 然而在一个低噪声放大器的系统中,增益往往是被设计或者要求好的,很难有较大的改变。 所以,采用减小G3实现线性度的提高。 气自 图4晶体管直接电流以及高阶跨导曲线 125 观察图4中g3的三阶导数图可以得到在饱和区和mos管区存在对称性,并且对称的区 域是曲线的最高点和最低点,这点做为曲线的拐点,变化相对缓慢。所以在设计中会选择 利用最高点与最低点进行抵消补偿,由于其变化的相对缓慢,在最高点和最低点的周围的一 个区间都可以达到理想的抵消效果例、利用这种对称性设计优化方案,增加一个补偿晶体管, 用于抵消gm三阶导数的驼峰。 130 图5导数叠加电路结构 利用两个贔体管并联,使得两个晶体管不同的三阶导数项进行抵消,在一段区域叠加为 山国武技论文在线 http:/www.paper.edu.cn 零。选择 Mmain管偏置在强反型区,Maux偏置在弱反型区0。偏置在强反型区的晶体管 是低噪声敚大器的主要工作管,设计时主要影响电路的匹配以及噪声等等性能。Maux由于 较小的直流电流使其不会影响电路兀配噪声等等性能,主要用于抵消工作管 Mmain的三阶 项。通过改变补偿晶体管的尺寸以及偏置电压可以使得两个晶体管的三阶导数项叠加为零 本次设计选取工作管 Mmain偏置在三阶导数由线的最低点,补偿晶体管偏置在三阶导数曲 线的最高点,通过电容隔离两个晶体管的直流偏置l。 基于 低噪声放大器设计 140 本次设计的低噪声放大器中,第一级选用源简并型共源共栅放大器,第二级选用导数叠 加结构的共源共栅放大器。为整体提供一个较小的噪声系数,并提供一个较高的增益和线性 度。输入输岀均匹配到标准50Ω与后级电路连接。木设计基」180CMOS工艺实现的低 噪声放大器电路结构如图6所示: MI M3 04 图6低噪声放大器电路图 第一级中MⅠ为共源敚大管,提供转換增益。M为共栅管,提供输入输出嗝离度。M 旳栅极直接接ⅴDD,这样可以保证共栅管的栅极有良好的交流地,以保证电路的稳定性。 源简并电感LS采用片上电感实现。由丁输入匹配还可以通过CGS和LG进一步匹配,所以 不需要LS直接提供50欧姆的输入阻抗。由于源简并电感的增大会减小电路的增益,所以 150 IS采用尽可能低的值。偏置电压通过大电阻RS提供共源管的栅极偏置。负载电感是LD, 其寄生电阻是RD在输出端C1和C2用于匹配。 第二级采用相同的共源共栅结构,共源级増加用」优化线性度的辅助晶体管。输入网终 与第一级的输出网络进行级间匹配。输出网络用RLC网络匹配至标准的50欧姆。 山国武技论文在线 http:/www.paper.edu.cn 测试结果 Averaging Fator 10 Uss (a)S参数结果(b)噪声参数结果 m黑副 (c)OIP3参数结果 图7矢量网络分析仪测试结果图 160 在工艺厂商流片后的祩片仝部在PCB板上经过键合之后,对裸片进行测试。测试板照 片如图8所示。PCB板上包含了外围电路以及电源,电源由板级电源芯片提供。在测试时 使用到的主要沨试仪器有,信号发生器,矢量网络分析仪,电子校准件和功率计等。 7 山国武技论文在线 http:/www.paper.edu.cn 逐段委 8密 图8测试板照片 165 图7为欠量网络分析仪测试结果。图7(a)中三条曲线分别表示Sl1,S21,S22,可 以看出在工作颍带內处于最优状态。图7(b)是噪声测试结果,在测试噪声时使用的是单 端输入单端输岀测试,所以在噪声测试结果中増益为单端増袷降低3Db。图η(c)是线忪:」 度测试结果,在测量输出三阶交调点时使用单端输入单端输岀测试,实际结果高于测试结果 3dB。测试表示,在工作频率上,低噪声放大器的噪声系数为4.3db、增益为18.2db、Sll 170 为-16.9b、S22为-21.2db,输出三阶交调点197db。 结论 本文给出了L波段CMOS低噪声放人器设计,分析了源简并型共源共栅结构,设计了 线性度优化方案,并且流片。测试结果显小,在1.27GHz的工作频率下,噪声系数为4.3db 增益为182db、Sl1为-16.9b、S22为-21.2db,输出三阶交调点197b。验证了线性度优化 l75 方案以及整体电路的可行性。 参考文献 [1 Shaeffer d K, Shahani A R, Mohan SS.A115-mW,0.5-um CMOS GPS receiver with wide dynamic-range active filters. IEEE Journal of Solid-State Circuits, 1998, 33(12): 2219-2231 「2刘自成L波段高动态范国接收机前端的研究与实现「D].北京:北京理工大学,2016. 180 [3]苏霞.基于两级可变増益低噪声放大器的无线接收机设计[D]北京:北京理工大学,2015 [4]池保勇.CMOS射频集成电路分析与设计[M]北京:清华大学出版社,2006 5 Shahani A R, Shaeffer d K, Lee T H. A 12-mw wide dynamic range CMOS front-end for a portable GPS rcccivcr[J]. IEEE Journal of Solid-Statc Circuits, 1997, 32(12): 2061-2070 [6 Ding y, harjani R. a 18 dBm IP3 LNa in 0. 35um CMOS[A Solid-State Circuits Conference 山国武技论文在线 http:/www.paper.edu.cn 185 2011:162-163 [7 Youn Y S, Chang J H, Koh k J. a 2 GHz I6 dBm IP3 low noise amplifier in 0.25 um CMOS technology[CI Proc. Int. Solid State Circuit Conf. 2003. 1: 452-507 8 Kim t w, Kim B. A 13-dB IIP3 improved low-power CMOs RF programmable gain amplifier using diffcrcntial circuit transconductance linearization for various terrestrial mobilc D-TV applications[J]. IEEE Journal 190 of Solid-State Circuits, 2006, 41(4): 945-953 9 Aparin V,larson L E Modified derivative superposition method for linearizing FET low-noise amplifiers[J IEEE Transactions on Microwave Theory and Techniques. 2005, 53(2): 571-5 0 Ganesan S, Sanchez-Sinencio E, Silva-Martinez J. a highly linear low-noise amplifier[]. IEEE Transactions on Microwave Theory and Techniques, 2006, 54(12): 4079-4085 11 Im D, Nam L, Kim H T, et al. a wideband CMOS low noise amplifier employing noise and IM2 distortion cancellation for a digital TV tuner[J]. IEEE Journal of Solid-Statc Circuits, 2009, 44(3): 686-698