在锁相环PLL、DLL和时钟数据恢复电路CDR等电路的应用中,人们普遍要求输出时钟信号有50%的占空比,以便在时钟上升及下降沿都能够采样数据,最大限度地提高数据传输的速度。为了达到这一需求,我们经常需要在时钟的输出加入脉宽调整电路来得到一个占空比尽可能达到50%的时钟信号。
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~