随着便携式消费电子、工业、医疗、汽车电子及军品应用呈指数增长,系统必须采用能延长电池寿命的功耗较低的半导体器件。为响应这一需求,整个半导体行业一直努力提供高能效的芯片和系统。然而,如果具功耗意识(power-cONscious)的设计人员不能在设计中进一步降低功耗,仅有这些低功耗器件并不够。越来越多设计人员需要功能齐备、使用方便的开发工具套件,经过优化以确定功耗源和降低功耗,并能最大限度地提高资源利用率,以及提高性能。有了先进的布局布线方法和功耗分析功能,设计人员就能更有效地查找功耗源,并实现最低功耗的终端产品解决方案。以功耗驱动布局布线现场可编程门阵列(FPGA)设计人员长期以来一直依赖时序驱动的布局布线工具来实现最高性能。现在,具功耗意识的设计人员可以利用以功耗驱动布局布线这种方法来降低功耗,且这种方法对时序性能的影响很小,甚至无影响。以功耗驱动布局布线流程能根据估算的活动,减少设计“网络(net)”的容性负载,从而快速实现减少动态功耗。FPGA厂商提供的以功耗驱动布局布线功能可以利用一些成熟的模型,以便最大限度地降低总体动态功耗。各功能实体间的互连称作“网络”,由于其有效电容(a