具有嵌入式BIST的可编程定时电路，用于灵敏放大器的鲁棒定时

在当前的亚纳米技术时代，随机存储器（SRAM）设计的关键在于实现产量和性能之间的优化。SRAM的读取操作中，灵敏放大器（SA）通常被应用，目的是放大位线上微小的电压差异，以实现高性能和所需的产量。因此，灵敏放大器使能信号（SAE）的定时变得极为重要，对于高速低功耗的SRAM来说尤为关键。 随机变化的耐受性定时对于SRAM来说是一个挑战。这种定时的优化必须考虑制造过程、电源电压和温度（PVT）的变化。在高性能SRAM中，为了确定SAE的最佳定时，通常会使用复制位单元和位线技术。通过这种方法，可以创建一个参考信号，其延迟跟踪正常位线的延迟，从而最小化操作条件的可变性，包括晶体管的全局不匹配、电源电压和温度的影响。总体而言，使用从规格极限出发的最坏情况设计方法，可以处理更多的可变性问题。 本文提出的具有嵌入式BIST（内置自测试）的可编程定时电路，是用于随机变化耐受性定时的灵敏放大器的关键技术。该方案采用可编程的复制单元定时技术，通过在速度BIST确定的控制代码来调整SAE的定时。由于该方案使用现有的内存BIST电路，因此具有较低的面积开销。对SMIC 65nm CMOS技术制造的16K位SRAM的五芯片测量结果显示，该技术确实在不同的工艺变化下能够跟踪定时，并保持最佳产量和性能。 研究的关键点在于： - 灵敏放大器定时的精确性对SRAM读取操作性能的重要性。 - PVT变化对SAE最佳定时的影响。 - 使用复制位单元和位线技术确定SAE最佳定时的传统方法。 - 新提出的具有嵌入式BIST的可编程定时电路方案，以及其如何利用现有BIST电路降低开销。 - 对实验结果的分析，说明该技术如何适应工艺变化并保持SRAM的性能和产量。 这项研究对于SRAM设计者来说具有重要意义，因为它为处理高密度存储器设计中的灵敏放大器定时问题提供了一个有效且经济的解决方案。随着技术的不断进步，SRAM中的灵敏放大器设计变得越来越复杂，因此，能够适应工艺变化的定时解决方案是提高SRAM可靠性和性能的关键。这项技术的实现将有助于保持SRAM在不同工艺条件下的最优性能，同时控制制造成本。此外，这种定时方法也可以被用于其他高速、低功耗电子系统中，以提高它们对环境变化的鲁棒性。