没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
其它
基于FPGA的DSC高速译码器设计及实现-论文
基于FPGA的DSC高速译码器设计及实现-论文
fpga
需积分: 13
6 下载量
69 浏览量
2021-05-18
11:15:53
上传
评论
收藏
2.58MB
PDF
举报
温馨提示
立即下载
基于FPGA的DSC高速译码器设计及实现
资源推荐
资源评论
基于FPGA的卷积编译码器的设计与实现.pdf
浏览：24
5星 · 资源好评率100%
基于FPGA的卷积编译码器的设计与实现.pdf
基于FPGA的HDB3译码器设计与仿真.pdf
浏览：164
5星 · 资源好评率100%
基于FPGA的HDB3译码器设计与仿真.pdf
基于FPGA的DSC高速译码器设计及实现
浏览：5
采用易于FPGA实现的归一化最小和算法，通过选取合适的归一化因子，将乘法转化成移位和加法运算。在高斯白噪声信道下，仿真该译码算法得出最佳的译码迭代次数，并结合Xilinx XC7VX485T资源确定量化位数。然后基于该算法和这3个参数设计了一种全新的、高速部分并行的DSC译码器。该译码器最大限度地实现了译码效率、译码复杂度、FPGA资源利用率之间的平衡，并在Xilinx XC7VX485T芯片上实
基于FPGA的卷积编译码器的设计与实现
浏览：200
基于FPGA的卷积编译码器的设计与实现，实验原理，编译码器结构，仿真
基于fpga的38译码器的设计
浏览：120
5星 · 资源好评率100%
译码器设计 一、实验目的: 1、通过3-8译码器的设计，让学生掌握组合逻辑电路的设计方法。 2、掌握组合逻辑电路的静态测试方法。 3、初步了解可编程器件设计的全过程。 二、实验要求: 1、采用原理图输入设计。 2、采用quartusii自带仿真工具进行波形仿真。 3、连线并下载程序到实验平台，进行硬件验证。 三、实验原理: 3-8译码器工作原理如下: 当一个选通端(G1) 为高电平，另两个选通端(
（2,1,5）卷积码编译码器基于FPGA设计与实现
浏览：173
4星 · 用户满意度95%
毕业设计，（2，1，5）的卷积码和基于硬判决的维特比译码，在quartus平台上运行的
基于FPGA的高速TURBO码编译码器硬件实现方法-论文
浏览：34
基于FPGA的高速TURBO码编译码器硬件实现方法
基于FPGA的卷积编码和维特比译码的研究与实现
浏览：86
本论文是一篇关于如何基于FPGA平台进行卷积码编码和viterbi译码的过程论文，让你能更好完成相关卷积码编码译码的设计仿真等。
基于FPGA的Turbo码译码器设计与实现
浏览：105
对Turbo码的Log-MAP译码算法进行了研究,引入滑动窗技术对Log-MAP译码算法进行了优化,并设计了适合硬件实现的流水线结构的译码器。结合3G标准规定的数据速率,对译码器和交织器进行硬件电路的设计和FPGA实现。仿真结果表明所设计的电路在译码性能和延迟方面满足实际要求,具有一定的实用价值。
基于FPGA的LDPC码译码器的实现
浏览：94
4星 · 用户满意度95%
低密度奇偶校验码即LDPC码是Gallager于1962年提出的一种性能接近香农限的好码。随着LDPC码被重新提出，LDPC码的优异性能在信息可靠传输中的良好应用前景，又广泛被IT业界、学术界重视起来。LDPC码被应用在光通信、卫星通信、深空通信、第4代移动通信系统、高速与甚高速率数字用户线、光和磁记录系统等。LDPC码已经成为当今信道编码领域最受瞩目的研究热点之一，在更多应用前景下取代Turbo
基于FPGA的Turbo译码器设计.pdf
浏览：49
2008《嵌入式技术》期刊上找到的资料， 关于“基于FPGA的Turbo译码器设计”
基于FPGA的高速RS译码器设计
浏览：62
提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。
基于FPGA的卷积码的编/译码器设计
浏览：126
为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中仿真验证，译码结果正确，得到编码前的原始码元，速度显著提高，译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解码部分得到应用，性能优良。
基于FPGA的HDB3码的编译码器与译码器设计(软件设计).doc
浏览：90
基于FPGA的HDB3码的编译码器与译码器设计(软件设计).doc
基于FPGA的5B6B编译码器的设计
浏览：195
4星 · 用户满意度95%
完整的基于FPGA的5B6B编译码器的EDA设计程序及仿真原理图，测试结果正确，可做毕业论文使用
基于FPGA的Viterbi译码器设计与实现
浏览：57
4星 · 用户满意度95%
基于FPGA的Viterbi译码器设计与实现的论文
哈夫曼编/译码器的设计与实现--C语言
浏览：70
哈夫曼编/译码器的设计与实现--C语言
基于FPGA的高速Viterbi译码器.pdf
浏览：129
基于FPGA的高速Viterbi译码器.pdf
基于FPGA的BCH译码器的实现
浏览：144
4星 · 用户满意度95%
详细介绍了BCH 的编译码方法以及实现，所实现的编译码其能对BCH进行正确的编码和译码。还给出了Quarts软件平台下的仿真结果以及该编译码器的实际应用结果。
基于FPGA的RS码译码器的设计
浏览：153
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
基于FPGA的Viterbi译码器设计及实现
浏览：169
Viterbi算法是一种最大似然译码算法。在码的约束度较小时，它比其它概率译码算法效率更高、速度更快，译码器的硬件结构比较简单。随着可编程逻辑技术的不断发展，其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性，使FPGA逐步成为Viterbi译码器设计的最佳方法。项目目的是用FPGA实现一个Viterbi译码器。
基于FPGA的Viterbi译码器设计
浏览：31
5星 · 资源好评率100%
摘要：卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理，分析了Viterbi译码器的结构，然后用Verilog语言设计了一种基于Altera公司的EP3C120F780C8芯片的(2，l，7)Viterbi译码器，同时给出了时序仿真图。 0 引言 在现代通信系统中，要使信号能够更可靠地在信道中传输，往往需要我们在信道编码中采用纠
Qt 5实现串口调试助手 （源工程文件、0积分下载）
浏览：57
5星 · 资源好评率100%
基于Qt 5实现串口调试助手，程序仅供参考，修改了之前十六进制接收0xA0--0xFF有误的问题，新增了窗口自适应（ui文件设置栅格），文件详情可看博客链接https://blog.csdn.net/m0_51294753/article/details/121405661。
【SystemVerilog】路科验证V2学习笔记（全600页）.pdf
浏览：14
5星 · 资源好评率100%
SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下： 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 func
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
weixin_38535428
粉丝: 2
资源:
934
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
1.0.9.apk
c语言+基础知识+声明语法、标准库文档、指针、函数等基础知识
Audio-Editor-Music-Editor-Pro-1.01.51.1214.apk
万国觉醒GM+全员内购+GM后台
s12010-023-04318-y.pdf
Qt波形显示新增vofa串口协议
关于计算机基础知识的学习笔记
KLWP3.74.apk
Sora大模型关于颜色和光线的提示词技巧
软件测试-UnitTest
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
