没有合适的资源?快使用搜索试试~ 我知道了~
基于fpga的38译码器的设计
共93个文件
hdb:9个
cdb:9个
dat:5个
5星 · 超过95%的资源 需积分: 50 23 下载量 191 浏览量
2019-04-25
20:39:33
上传
评论 2
收藏 182KB ZIP 举报
温馨提示
译码器设计 一、实验目的: 1、通过3-8译码器的设计,让学生掌握组合逻辑电路的设计方法。 2、掌握组合逻辑电路的静态测试方法。 3、初步了解可编程器件设计的全过程。 二、实验要求: 1、采用原理图输入设计。 2、采用quartusii自带仿真工具进行波形仿真。 3、连线并下载程序到实验平台,进行硬件验证。 三、实验原理: 3-8译码器工作原理如下: 当一个选通端(G1) 为高电平,另两个选通端((G2A)和/(G2B) 为低电平时,可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出。 3-8译码器的作用: 利用G1、 /(G2A)和/(G2B)可级联扩展成24线译码器;若外接-一个 反相器还可级联扩展成32线译码器。若将选通端中的一个作为数据输入端时,74LS138 还可作数据分配器。 四、实验过程及结果 1.根据译码器的原理,设计原理图,在quartus ii中画出原理图; 2.对原理图进行编译; 3.利用quartusii 自带的仿真软件进行仿真;
资源推荐
资源详情
资源评论
收起资源包目录
decoder_38.zip (93个子文件)
decoder_38
output_files
decoder.done 26B
decoder.map.summary 616B
decoder.eda.rpt 6KB
decoder.map.rpt 20KB
decoder.flow.rpt 7KB
Waveform.vwf 7KB
db
decoder.sld_design_entry_dsc.sci 201B
decoder.map.qmsg 6KB
decoder.(0).cnf.hdb 1KB
decoder.cbx.xml 89B
decoder.ipinfo 162B
decoder.map.hdb 9KB
decoder.sgdiff.cdb 2KB
decoder.sgdiff.hdb 9KB
decoder.rtlv_sg.cdb 1KB
decoder.(0).cnf.cdb 1KB
decoder.cmp.rdb 6KB
decoder.lpc.txt 1KB
decoder.pti_db_list.ddb 176B
decoder.map_bb.hdb 8KB
decoder.map_bb.cdb 2KB
decoder.cmp.hdb 9KB
decoder.lpc.html 372B
decoder.map_bb.logdb 4B
decoder.sld_design_entry.sci 201B
decoder.lpc.rdb 398B
decoder.hif 332B
decoder.tis_db_list.ddb 216B
decoder.map.cdb 3KB
decoder.rtlv.hdb 9KB
decoder.map.ammdb 122B
decoder.hier_info 395B
decoder.rtlv_sg_swap.cdb 180B
decoder.db_info 139B
decoder.map.kpt 210B
decoder.smart_action.txt 8B
decoder.cmp_merge.kpt 210B
logic_util_heursitic.dat 0B
decoder.pre_map.hdb 9KB
decoder.root_partition.map.reg_db.cdb 197B
decoder.map.rdb 1KB
decoder.map.logdb 4B
decoder.syn_hier_info 0B
decoder.map.bpm 617B
decoder.eda.qmsg 3KB
prev_cmp_decoder.qmsg 6KB
decoder.qpf 1KB
simulation
modelsim
decoder.vo 10KB
decoder.sft 43B
decoder_modelsim.xrf 1KB
qsim
decoder.sim.vwf 7KB
decoder.msim.vcd 2KB
transcript 2KB
work
_vmake 26B
decoder_vlg_check_tst
verilog.prw 3KB
_primary.dat 5KB
_primary.vhd 548B
verilog.psm 52KB
_primary.dbs 5KB
decoder_vlg_vec_tst
verilog.prw 2KB
_primary.dat 2KB
_primary.vhd 98B
verilog.psm 18KB
_primary.dbs 3KB
decoder_vlg_sample_tst
verilog.prw 376B
_primary.dat 545B
_primary.vhd 421B
verilog.psm 7KB
_primary.dbs 737B
_temp
decoder
verilog.prw 2KB
_primary.dat 6KB
_primary.vhd 735B
verilog.psm 44KB
_primary.dbs 7KB
_info 1018B
decoder.vo 10KB
decoder.vt 12KB
decoder.msim.vwf 19KB
vsim.wlf 72KB
decoder.do 354B
decoder.qsf 3KB
incremental_db
compiled_partitions
decoder.root_partition.map.hbdb.hb_info 46B
decoder.root_partition.map.hbdb.hdb 9KB
decoder.root_partition.map.kpt 213B
decoder.root_partition.map.hbdb.cdb 1KB
decoder.root_partition.map.hbdb.sig 32B
decoder.root_partition.map.dpi 694B
decoder.root_partition.map.cdb 3KB
decoder.root_partition.map.hdb 9KB
decoder.db_info 139B
README 653B
decoder.qws 1KB
decoder.bdf 30KB
共 93 条
- 1
资源评论
- 好运爆棚2023-07-28文章对于该设计的优缺点进行了客观分析,让读者能够有全面的认识。
- IYA17382023-07-28文章结合实际案例进行讲解,使得读者能够更好地理解该译码器的实际应用场景。
- 小埋妹妹2023-07-28这篇文件深入剖析了基于FPGA的38译码器的设计原理,对于需要了解该技术的人来说是一份宝贵的资料。
- 洋葱庄2023-07-28总的来说,这是一篇实用性强、严谨而又易懂的基于FPGA的38译码器设计文件。
- 东方捕2023-07-28作者在文章中提供了清晰简洁的解释,让读者能够轻松理解并实践这个设计。
不惧冷怕热
- 粉丝: 1
- 资源: 1
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- yolov5,SSD 可能使用到的一些代码
- 基于c51单片机+DS1302+DHT11温湿度模块+LCD1602显示的万年历硬件原理图+BOM+软件程源码序+仿真图.zip
- NSGA2的MATLAB代码
- Messagepassingtest_GCN_DGL.py
- Sh,Docker 运维好帮手,一招通过 sh 脚本批量快速启动和重启多个Docker 容器
- PCF2123.pdf
- 打开注册表操作.doc
- Windows 常见运行运行库32+64
- WMJUL8iC.html
- 基于3KW光伏并网单相逆变器设计(TMS320F28035控制板+显示板+STM32F103功率板)硬件(原理图+PCB)工程
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功