如何使用Libero IDE编写Verilog模块
64 浏览量
2020-08-10
23:46:08
上传
评论 1
收藏 275KB PDF 举报
如何使用如何使用Libero IDE编写编写Verilog模块模块
如何使用Libero IDE编写Verilog模块，并验证语法错误，最后综合，然后查看综合后的电路？
1.打开Libero集成开发环境，建立新工程，具体不说了。
2.出来MSS配置控制器可以不用管它，如果需要配置也行，但是我们这里需要。我们将其关闭。
3. 打开Project Flow里的HDL Editor，如图一
图一
4. 选择Verilog source，输入模块名称。点击“OK”
图二
5. 编辑你的Verilog模块，完成后检查语法错误：右击->check HDL file
有错误修改，没错误保存。
6. 保存之后再Libero IDE左边的“Design Explorer”里会出现刚刚编写的Verilog模块目录。选中它，右击出现快捷对话框，选
中“Set As Root”，即将其作为顶层文件，你会发现这条目录变成黑体。
资源评论
