没有合适的资源?快使用搜索试试~ 我知道了~
soc_lite和soc_up介绍_v0.011
5星 · 超过95%的资源 需积分: 0 0 下载量 10 浏览量
2022-08-04
17:15:47
上传
评论
收藏 800KB PDF 举报
温馨提示
试读
11页
1.1 GS132 开源版本简介 1.3 地址空间分配 2.1 GS232 开源版本简介 2.3 地址空间分配 2.4 各控制器说明 2.4.4 MAC 控制器
资源推荐
资源详情
资源评论
1
SoC_lite 与 SoC_up 介绍
(v0.01)
1 基于 GS132 搭建的 SoC_lite 说明
1.1 GS132 开源版本简介
龙芯 GS132 是一款实现 MIPS32 基本指令集兼容的 32 位 RISC 处理器核,为单发射三级流水架构,未
实验 TLB/Cache 和浮点部件。
对外有三个接口:两个地址空间可配置的 SRAM 接口,分别作为取指和数据访问;一个 32 位 AXI 接
口,32 位地址空间除了分配给两个 SRAM 接口外的其余地址都是通过 AXI 接口访问的。
1.2 SoC_lite 结构
在基于 GS132 搭建 SoC_lite 时,对 GS132 处理器核进行了一定的修改,只保留了类 SRAM 接口的 fetch
和 mem 接口,且取指和数据访问是隔离访问的。SoC_lite 结构如下图:
Soc_lite 中 CPU 对外的取指和数据访问接口连接到一个全互联的 2x3 的转化桥上,转换成两个 SRAM 接
口和一个 AHB-lite 接口。两个 SRAM 接口分别连到 INST 和 DATA ram 上。AHB-lite 接口则转换后 AXI 接口上,
挂上 Confreg 模块,连接 LED 灯、开关等。
CPU
DATA RAMINST RAM
AHB-Lite to AXI
SoC_Lite
SRAM-like to AHB_Lite (2x3)
龙芯开源模块
Confreg
自实现CPU
16x LED灯
2x 双色LED灯
8x 数码管
8x 拨码开关
2x 按钮开关
4x4 矩阵键盘
Xilinx IP
fetch mem
Timer
2
1.3 地址空间分配
INST 和 DATA ram 的地址空间是可配置的,配置参数参见源码 sramlike_to_ahb.v 的宏定义。32 为地址空
间中,除了分配给 INST 和 DATA ram 的,其余地址都通过 AHB-lite 访问,也就是去往了 Confreg 模块。
2 基于 GS232 搭建的 SoC_up 说明
2.1 GS232 开源版本简介
GS232 开源版本不包含 DSP、浮点部件等。
TLB 大小为 32 项。
指令和数据 Cache 为 4 路组相连,每路大小为 4KB,Cache 行大小为 32 bytes。
对外接口为 32 位 AXI 接口。
2.2 SoC_up 结构
AXI2APB bridge
CPU
SPI flash Controller Confreg MAC Controller
AXI Interconnect
Uart
Controller
SoC
AXI 1x5 MUX
Nand DMA
Nand Flash
Controller
龙芯开源
模块
DDR3 Controller
Xilinx IP
SPI flash 芯片
GPIO
网口 DDR3颗粒
Nand flash
串口
SoC_up 如上图所示。开源 GS232 对外有一个 AXI 接口,连接到 AXI 互联网络上与外设相连。
SoC_up 对外连接的设备共有 6 个:SPI flash、GPIO(数码管、LED 灯、开关灯)、网口、DDR3 颗粒、Nand
flash 和串口。这些外设在教学实验板上均已集成。
2.3 地址空间分配
各外设地址空间分配如下:
各控制器模块名
分配的虚拟地址段
地址空间大小
SPI flash
0xbfc0_0000_0xbfcf_ffff 和
1MB(flash 存储空间)
3
0xbfe4_0000~0xbfe4_ffff
64KB(控制器寄存器空间)
GPIO
0xbfd0_0000~0xbfd0_ffff
64KB
MAC
0xbff0_0000~0xbff0_ffff
64KB
DDR3
4GB 空间中的剩余地址
1
128MB
Nand flash
0xbfe7_8000~0xbfe7_bfff
16KB
Uart
0xbfe4_0000~0xbfe4_3fff
16KB
地址空洞
(软件可以不关注)
0xbfe7_0000~0xbfe7_7fff
0xbfe7_c000~0xbfe7_ffff
0xbfe4_4000~0xbfe4_ffff
分配给 APB 设备的,但由于 APB
设备只有 uart 和 nand,故存在较
多的地址空洞,留作后续新增
APB 设备使用。
2.4 各控制器说明
2.4.1 NAND DMA 控制器
其一端通过 64 位 AXI 接口接到 DDR3 内存上,一端通过 APB 接口接到 APB 设备上(可认为接到 NAND
控制器上)。
该 DMA 只用于 nand flash 与内存交换数据。
该 DMA 的配置寄存器 ORDER_ADDR_IN 位于 CONFREG 模块,地址还是为 0xbfd0_1160。
2.4.2 NAND FLASH 控制器
通过 APB 接口接在 APB 桥上。
该 NAND FLASH 控制器不支持上电从 flash 启动和校验纠错。
FPGA 板上 NAND FLASH 颗粒 K9F1G08U0C-PCB0 的 main 区容量为:1K blocks * 64 pages/block * 2K
Bytes/page =128M bytes。也就是共有 64k 页,一页为 2k bytes。每页的 spare 区为 64bytes。
2.4.3 CONFREG 模块
包含 8 个 32 位内存映射读写寄存器和一个 dma 的 order_addr_in 寄存器(0xbfd0_1160)。
2.4.4 MAC 控制器
一个从端 32 位 AXI 接口,接到 AXI 互联网络上供 CPU 访问。一个主端 32 位 AXI 接口,接到 DDR3 内存
上,自带 DMA 功能。
2.4.5 DDR3 控制器
为 Xilinx IP。
不需要软件配置。一上电,整个 SoC 会先等 DDR3 完成复位,才会撤掉 CPU 的复位信号。
其实分为,一个 3x1 的 AXI 仲裁器,和一个 DDR3 控制器,均为 XilinxIP。
其中 3x1 的 AXI 仲裁器为 2 个 32 位 AXI 接口:一个接 AXI 互联网络供 CPU 访问,一个接 MAC 控制器供
网口访问;还有一个 64 位 AXI 接口供 NAND DMA 访问。
1
剩余地址:指 4GB 地址空间中,除了其他外设分配的地址外的地址。由于实验板上 DDR3 颗粒大小为 1Gb,即 128MB,故
软件访问时注意不要越界,建议软件使用虚拟地址 0x8000_0000~0x87ff_ffff 对其进行访问。
剩余10页未读,继续阅读
资源评论
- ld4715216502024-03-27这个有没有rtl源码
牛站长
- 粉丝: 22
- 资源: 299
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功