FSL总线IP核及其在MicoBlaze系统中的应用1
需积分: 0 148 浏览量
2022-08-04
16:43:42
上传
评论
收藏 637KB PDF 举报
FSL 总线 IP 核及其在 MicoBlaze
系统中的应用
作者：时间：2008-06-02 来源：单片机及嵌入式系统应用
引 言
本文引用地址：http://www.eepw.com.cn/article/83481.htm
随着半导体制造工艺的发展，以 FPGA(现场可编程门阵列)为代表的新一代可编程
逻辑器件(PLD)的逻辑资源密度不断增加，使得可编程技术很自然地就与系统芯片集成
技术(SoC)的结合日益紧密，并逐步成为可配置平台技术(configurable platform)的
主流。
目前，各主要 PLD 厂商基于 FPGA 的可配置平台虽然大都采用“微处理器十可编程
逻辑”的架构，但在开发基于 FPGA 的嵌入式系统时，却采用了各自不同的方式来整合
处理器系统与片上的其他逻辑资源(大多数以用户 IP
核
形式出现)。MicroBlaze 软核处
理器是 Xilinx 公司为其 FPGA 器件开发的，其特有的 FSL(Fast Simplex Link，快速
单向链路)总线，可以实现用户 IP
核
与软核处理器的高速连接，为设计者提供了一条解
决这类问题的途径。
1 MicroBlaze 软核处理器
1.1 概 述
MicroBlaze 是基于 Xilinx 公司 FPGA 的微处理器软 IP
核
。它采用 RISC 架构和
哈佛结构的 32 位指令和数据总线，内部有 32 个 32 位宽度的通用寄存器；在 150 MHz
的时钟频率下，最高可达到 125 DMIPS 的处理性能，其逻辑结构如图 1 所示(图中省
略了指令侧的同类接口)。使用 Xilinx 公司提供的 EDK(嵌入式系统开发套件)，可以在
参数化的图形界面下方便地完成嵌入式软处理器系统的设计。其突出的优点，一是设计
灵活性；二是可以整合用户自定义 IP 核，使得算法可以在硬件中并行地执行而不是在
软件中串行执行，从而极大地加速软件的执行速度，即所谓的硬件加速。
1.2 MicroBlaze 软核总线接口
MicroBlaze 软处理器核具有丰富的接口资源。目前，最新版本的 MicroBlaze 软
核支持的接口标准有：
◆带字节允许的 OPB(On-chip Peripheral Bus，片上外设总线)V2.0 接口；
◆高速的 LMB(Local Memory Bus，本地存储器总线)接口；
◆FSL 主从设备接口；
◆XCL(Xilinx Cache Link，Xilinx 缓存链路)接口；
◆与 MDM(微处理器调试模块)连接的调试接口。
评论0