【免费】ep4cgx30引脚表1资源-CSDN文库

fpga开发

需积分: 0 137 浏览量 2022-08-03 18:52:19 上传评论收藏 59KB PDF 举报

资源详情

资源评论

资源推荐

Bank Number VREFB Group

Pin Name /

Function Optional Function(s)

Configuration

Function F324 F169 DQS for X8/X9 in F324 DQS for X16/X18 in F324 DQS for X8/X9 in F169

QL0 GXB_TX3p B2

QL0 GXB_TX3n B1

QL0 GXB_RX3p D2

QL0 GXB_RX3n D1

QL0 GXB_TX2p F2

QL0 GXB_TX2n F1

QL0 GXB_RX2p H2

QL0 GXB_RX2n H1

QL0 GXB_TX1p K2 C2

QL0 GXB_TX1n K1 C1

QL0 GXB_RX1p M2 E2

QL0 GXB_RX1n M1 E1

QL0 GXB_TX0p P2 G2

QL0 GXB_TX0n P1 G1

QL0 GXB_RX0p T2 J2

QL0 GXB_RX0n T1 J1

B3 MSEL2 MSEL2 P4 L3

B3 MSEL1 MSEL1 R5 N3

B3 MSEL0 MSEL0 T5 K5

B3 CONF_DONE CONF_DONE U4 J5

B3 nSTATUS nSTATUS V4 K6

B3 VREFB3N0 IO PLL1_CLKOUTp N5 L4

B3 VREFB3N0 IO PLL1_CLKOUTn N6 M4

B3 VREFB3N0 IO DIFFIO_B1p CRC_ERROR P6 N4

B3 VREFB3N0 IO DIFFIO_B1n NCEO R6 N5

B3 VREFB3N0 IO DIFFIO_B2p T6

B3 VREFB3N0 IO DIFFIO_B2n U6 DQ1B DQ0B

B3 VREFB3N0 IO DIFFIO_B3p INIT_DONE V5 M6

B3 VREFB3N0 IO DIFFIO_B3n V6 N6 DQ1B DQ0B DQ0B

B3 VREFB3N0 IO DIFFIO_B4p R7

B3 VREFB3N0 IO DIFFIO_B4n T7

B3 VREFB3N0 IO DIFFIO_B5p M7

B3 VREFB3N0 IO DIFFIO_B5n N7

B3 VREFB3N0 IO DIFFIO_B6p U7

B3 VREFB3N0 IO DIFFIO_B6n V7

B3 VREFB3N0 IO T8 L5 DQS1B/CQ0B#, DPCLK2 DQS1B/CQ0B#, DPCLK2 DQS1B/CQ0B#, DPCLK2

B3 VREFB3N0 IO VREFB3N0 R8 L7

B3 VREFB3N0 IO DIFFIO_B7p U9 DQ1B DQ0B

B3 VREFB3N0 IO DIFFIO_B7n V8 DQ1B DQ0B

B3 VREFB3N0 IO DIFFIO_B8p R9 DQ1B DQ0B

B3 VREFB3N0 IO DIFFIO_B8n T9 DQ1B DQ0B

B3 VREFB3N0 IO DIFFIO_B9p V9 DQS3B/CQ1B#, DPCLK3 DQS3B/CQ1B#, DPCLK3

B3 VREFB3N0 IO DIFFIO_B9n V10

B3 VREFB3N0 IO DIFFIO_B10p T10 DQ1B DQ0B

B3 VREFB3N0 IO DIFFIO_B10n U10 DQ1B DQ0B

B3 VREFB3N0 IO DIFFIO_B11p P10 DQ1B DQ0B

B3 VREFB3N0 IO DIFFIO_B11n R10 DM1B/BWS#1B DM0B/BWS#0B

Pin Information for the Cyclone

IV GX EP4CGX30 Device

Version 1.0

Note (1)

PT-EP4CGX30-1.0

Pin List Page 1 of 12

GXB为PCIe的Lane，再选一对REFCLK

作为时钟

Bank Number VREFB Group

Pin Name /

Function Optional Function(s)

Configuration

Function F324 F169 DQS for X8/X9 in F324 DQS for X16/X18 in F324 DQS for X8/X9 in F169

Pin Information for the Cyclone

IV GX EP4CGX30 Device

Version 1.0

Note (1)

B3A VREFB3N0 CLK12 DIFFCLK_7p,REFCLK0p M9 J6

B3A VREFB3N0 CLK13 DIFFCLK_7n,REFCLK0n M10 J7

B4 VREFB4N0 CLK14 DIFFCLK_6p V11 M7

B4 VREFB4N0 CLk15 DIFFCLK_6n V12 N7

B4 VREFB4N0 IO DIFFIO_B12p U13 N8 DQ0B

B4 VREFB4N0 IO DIFFIO_B12n V13 N9 DQ0B DQ0B DQ0B

B4 VREFB4N0 IO DIFFIO_B13p R11

B4 VREFB4N0 IO DIFFIO_B13n T11 DQ0B DQ0B

B4 VREFB4N0 IO DIFFIO_B14p T12 DQ0B DQ0B

B4 VREFB4N0 IO DIFFIO_B14n U12

B4 VREFB4N0 IO DIFFIO_B15p V14 DQ0B DQ0B

B4 VREFB4N0 IO DIFFIO_B15n V15 DQ0B DQ0B

B4 VREFB4N0 IO DIFFIO_B16p R12

B4 VREFB4N0 IO DIFFIO_B16n R13 DQS2B/CQ1B, DPCLK4 DQS2B/CQ1B, DPCLK4

B4 VREFB4N0 IO VREFB4N0 P12 K8

B4 VREFB4N0 IO P13 K9 DQ0B

B4 VREFB4N0 IO DIFFIO_B17p T13

B4 VREFB4N0 IO DIFFIO_B17n T14

B4 VREFB4N0 IO DIFFIO_B18p U15 DQ0B DQ0B

B4 VREFB4N0 IO DIFFIO_B18n U16

B4 VREFB4N0 IO DIFFIO_B19p V16 L9 DQ0B DQ0B DQ0B

B4 VREFB4N0 IO DIFFIO_B19n V17 M9 DQS0B/CQ0B, DPCLK5 DQS0B/CQ0B, DPCLK5 DQS0B/CQ0B, DPCLK5

B4 VREFB4N0 IO DIFFIO_B20p U18 DQ0B DQ0B

B4 VREFB4N0 IO DIFFIO_B20n V18

B4 VREFB4N0 IO DIFFIO_B21p T16 N10 DQ0B DQ0B DQ0B

B4 VREFB4N0 IO DIFFIO_B21n T17 N11 DM0B/BWS#0B DM0B/BWS#0B DQ0B

B4 VREFB4N0 IO RUP2 R14 M11 DQ0B

B4 VREFB4N0 IO RDN2 T15 N12 DM0B

B4 VREFB4N0 IO PLL3_CLKOUTp P15 K10

B4 VREFB4N0 IO PLL3_CLKOUTn R15 L11

B5 VREFB5N0 IO RUP3 N15 N13

B5 VREFB5N0 IO RDN3 N16 M13

B5 VREFB5N0 IO DIFFIO_R14n P16 K12 DQ1R DQ0R DQ0R

B5 VREFB5N0 IO DIFFIO_R14p R16 K11 DQ0R

B5 VREFB5N0 IO DIFFIO_R13n T18 L13 DQ1R DQ0R DQ0R

B5 VREFB5N0 IO DIFFIO_R13p R17 L12 DQ1R DQ0R DQ0R

B5 VREFB5N0 IO DIFFIO_R12n P18 DQ1R DQ0R

B5 VREFB5N0 IO DIFFIO_R12p R18 DQS3R/CQ1R#, DPCLK6 DQS3R/CQ1R#, DPCLK6

B5 VREFB5N0 IO VREFB5N0 L16 H12

B5 VREFB5N0 IO L15 H10 DQS1R/CQ0R#, DPCLK7 DQS1R/CQ0R#, DPCLK7 DQS1R/CQ0R#, DPCLK7

B5 VREFB5N0 IO DIFFIO_R11n M17

B5 VREFB5N0 IO DIFFIO_R11p M16

B5 VREFB5N0 IO DIFFIO_R10n N18 DQ1R DQ0R

B5 VREFB5N0 IO DIFFIO_R10p N17 DQ1R DQ0R

B5 VREFB5N0 IO DIFFIO_R9n K16 J13 DQ1R DQ0R DQ0R

B5 VREFB5N0 IO DIFFIO_R9p K15 K13 DQ1R DQ0R DQ0R

B5 VREFB5N0 IO DIFFIO_R8n L18 DQ1R DQ0R

PT-EP4CGX30-1.0

Pin List Page 2 of 12

Bank Number VREFB Group

Pin Name /

Function Optional Function(s)

Configuration

Function F324 F169 DQS for X8/X9 in F324 DQS for X16/X18 in F324 DQS for X8/X9 in F169

Pin Information for the Cyclone

IV GX EP4CGX30 Device

Version 1.0

Note (1)

B5 VREFB5N0 IO DIFFIO_R8p M18 DM1R/BWS#1R DM0R/BWS#0R

B5 VREFB5N0 CLK4 DIFFCLK_2n K18 G13

B5 VREFB5N0 CLK5 DIFFCLK_2p K17 H13

B6 VREFB6N0 CLk6 DIFFCLK_3n H18 F13

B6 VREFB6N0 CLK7 DIFFCLK_3p J18 F12

B6 VREFB6N0 IO DIFFIO_R7n J17 DQ0R DQ0R

B6 VREFB6N0 IO DIFFIO_R7p J16 DQ0R DQ0R

B6 VREFB6N0 IO DIFFIO_R6n DEV_OE G18 G10

B6 VREFB6N0 IO DIFFIO_R6p F17 G9 DQS0R/CQ0R, DPCLK8 DQS0R/CQ0R, DPCLK8 DQS0R/CQ0R, DPCLK8

B6 VREFB6N0 IO DIFFIO_R5n G17 F11 DQ0R DQ0R DQ0R

B6 VREFB6N0 IO DIFFIO_R5p G16 F10 DQ0R DQ0R DQ0R

B6 VREFB6N0 IO VREFB6N0 G15 E13

B6 VREFB6N0 IO H16 F9

B6 VREFB6N0 IO DIFFIO_R4n DEV_CLRn E18 D10

B6 VREFB6N0 IO DIFFIO_R4p F18 E10 DQ0R DQ0R DM0R

B6 VREFB6N0 IO DIFFIO_R3n D18 DQS2R/CQ1R, DPCLK9 DQS2R/CQ1R, DPCLK9

B6 VREFB6N0 IO DIFFIO_R3p D17 DQ0R DQ0R

B6 VREFB6N0 IO DIFFIO_R2n E16 D12 DQ0R DQ0R

B6 VREFB6N0 IO DIFFIO_R2p F16 D11 DQ0R DQ0R

B6 VREFB6N0 IO DIFFIO_R1n E15 DQ0R DQ0R

B6 VREFB6N0 IO DIFFIO_R1p F15 DM0R/BWS#0R DM0R/BWS#0R

B7 VREFB7N0 IO RUP4 C18 C11 DQ0T

B7 VREFB7N0 IO RDN4 B18 C12 DQ0T

B7 VREFB7N0 IO PLL4_CLKOUTn C16

B7 VREFB7N0 IO PLL4_CLKOUTp C17

B7 VREFB7N0 IO DIFFIO_T19n D15 DQ0T DQ0T

B7 VREFB7N0 IO DIFFIO_T19p D16 DQ0T DQ0T

B7 VREFB7N0 IO DIFFIO_T18n A17 C13 DQ0T DQ0T DQ0T

B7 VREFB7N0 IO DIFFIO_T18p A18 D13 DQ0T

B7 VREFB7N0 IO DIFFIO_T17n C14 A13 DQS0T/CQ0T, DPCLK10 DQS0T/CQ0T, DPCLK10 DQS0T/CQ0T, DPCLK10

B7 VREFB7N0 IO DIFFIO_T17p D14 B13 DQ0T

B7 VREFB7N0 IO DIFFIO_T16n B15 DQ0T DQ0T

B7 VREFB7N0 IO DIFFIO_T16p C15 DQ0T DQ0T

B7 VREFB7N0 IO D13 B11

B7 VREFB7N0 IO VREFB7N0 E12 B10

B7 VREFB7N0 IO DIFFIO_T15n A16

B7 VREFB7N0 IO DIFFIO_T15p B16

B7 VREFB7N0 IO DIFFIO_T14n C12 DQ0T DQ0T

B7 VREFB7N0 IO DIFFIO_T14p C13

B7 VREFB7N0 IO DIFFIO_T13n A14 DQS2T/CQ1T, DPCLK11 DQS2T/CQ1T, DPCLK11

B7 VREFB7N0 IO DIFFIO_T13p A15

B7 VREFB7N0 IO DIFFIO_T12n D11 B8 DQ0T DQ0T DQ0T

B7 VREFB7N0 IO DIFFIO_T12p D12 C8 DQ0T

B7 VREFB7N0 IO DIFFIO_T11n A13 A11 DQ0T DQ0T DQ0T

B7 VREFB7N0 IO DIFFIO_T11p B13 A12 DM0T

B7 VREFB7N0 IO DIFFIO_T10n D10 DQ0T DQ0T

B7 VREFB7N0 IO DIFFIO_T10p E10 DM0T/BWS#0T DM0T/BWS#0T

PT-EP4CGX30-1.0

Pin List Page 3 of 12

剩余11页未读，继续阅读

评论收藏

内容反馈

明儿去打球

粉丝: 19
资源: 327

ep4cgx30 引脚表1

评论0

最新资源

ep4cgx30 引脚表1

评论0

引脚对应1

ep4cgx30 f484引脚表1

引脚匹配器

数码管引脚图

ep4cgx50 引脚表1

Cyclone4 EP4CGX150引脚信息

altera EP4CGX15 PCI-e 驱动源码

DE2i-150 EP4CGX150 cyclone4 FPGA开发板配套光盘资料硬件文档资料+verilog设计工程例程文件.zip

EP4CGX50CF23原理图封装

MC9S12XS128引脚图

STC89C52引脚图

TC89C52RC引脚

STM32F407引脚表

R8C38A引脚图

英特尔®Cyclone®IV E设备家族引脚连接准则.docx

Cyclone IV GX/E FPGA选型手册

Altera-cycloneIVGX-4cgx15-start FPGA开发板资料Cadence硬件原理图+PCB+VERILOG例程源码+文档资料.zip

Altera-cycloneIVGX-4cgx15-start开发板cadence orcad硬件原理图+PCB文件.zip

CGX.Setup.exe

树莓派引脚图

引脚表EP2C8T1441

at89s52引脚图

uPD6121G引脚图

AD5362 Verilog

基于PCIe总线的显微镜图像采集系统设计

基于FPGA的虚拟FIFO改进设计

最新资源