【免费】FPGA时序约束1_fpga约束文件资源-CSDN文库

需积分: 0 200 浏览量 2022-08-08 21:53:07 上传评论收藏 1.09MB DOCX 举报

资源详情

资源评论

资源推荐

Xilinx 时序约束笔记

用户文件

FPGA 设计中的约束文件有 3 类：用户设计文件（.UCF 文件）、网表约束文件（.NCF 文件）

以及物理约束文件（.PCF 文件），可以完成时序约束、管脚约束以及区域约束。3 类约束文

件的关系为：用户在设计输入阶段编写 UCF 文件，然后 UCF 文件和设计综合后生成 NCF 文

件，最后再经过实现后生成 PCF 文件。

UCF 文件是 ASC 2 码文件，描述了逻辑设计的约束，可以用文本编辑器和 Xilinx 约束文

件编辑器进行编辑。NCF 约束文件的语法和 UCF 文件相同，二者的区别在于： UCF 文件由

用户输入，NCF 文件由综合工具自动生成，当二者发生冲突时，以 UCF 文件为准，这是因为

UCF 的优先级最高。PCF 文件可以分为两个部分：一部分是映射产生的物理约束，另一部分

是用户输入的约束，同样用户约束输入的优先级最高。一般情况下，用户约束都应在 UCF

文件中完成，不建议直接修改 NCF 文件和 PCF 文件。

约束文件的后缀是.ucf，所以一般也被称为 UCF 文件。创建约束文件有两种方法，一种

是通过新建方式，另一种则是利用过程管理器来完成。

第一种方法：新建一个源文件，在代码类型中选取“Implementation Constrains File”，在

“File Name”中输入约束文件的名称。单击“Next”按键进入模块选择对话框，选择要约束

的模块，然后单击“Next”进入下一页，再单击“Finish”按键完成约束文件的创建。

第二种方法：在工程管理区中，将“Source for”设置为“Synthesis/Implementation”。

“Constrains Editor”是一个专用的约束文件编辑器，双击过程管理区中“User Constrains”

下的“Create Timing Constrains”就可以打开“Constrains Editor”。

需要注意的是，UCF 文件是大小敏感的，端口名称必须和源代码中的名字一致，且端口

名字不能和关键字一样。但是关键字 NET 是不区分大小写的。

时序约束的语法（或使用 constraint editor

约束）

UCF 文件中时序约束的语法

约束 UCF 文件，从 Constrains Editor 直接输入是最方便、最直接的添加约束的方法了。

以下是几种常用的语法：

1) 周期约束（PERIOD）

PERIOD 约束是一个基本时序和综合约束，它附加在时钟网线上，时序分析工具根据

PERIOD 约束检查时钟域内所有同步元件的时序是否满足要求，它将检查与同步时序约束端

口相连接的所有路径的延迟，但是不会检查 PAD 到寄存器的路径。

附加时钟周期约束的首选方法（Preferred Method）语法如下：

TIMESPEC “TS_identifier” = PERIOD “TNM_reference” period {HIGH|LOW} [high_or_low_time]

其中“[ ]”内为可选项，“{ }”为必选项，参数 period 为要求的时钟周期，可以使用 ps、

ns、us 或者 ms 等单位，大小写都可以，缺省单位为 ns。HIGH|LOW 关键词指出时钟周期里

的第一个脉冲是高电平还是低电平，而 high_or_low_time 为脉冲的延续时间，缺省单位也是

ns，如果不提供该项，则缺省占空比为 50%。

TIMESPEC 是一个基本时序相关约束标识，表示本约束为时序规范。TSidentifier 包括字

母 TS 和一个标识符 identifier（为 ASCII 码字符串）共同组成一个时序规范。

例如定义时钟周期约束时，首先在时钟网线 clk 上附加一个 TNM_NET 约束，把 clk 驱动

的所有同步元件定义为一个名为 sys_clk 的分组，然后使用 TIMESPEC 约束定义时钟周期。

NET “clk” TNM_NET=”sys_clk”;

#定义 clk 驱动的所有同步元件为 sys_clk 的分组

TIMESPEC “TS_sys_clk”= PERIOD “sys_clk” 50 HIGH 30;

#定义可引用的时序规范 TS_sys_clk，

#这个规范规定 sys_clk 组的时钟情况

而定义派生时钟的语法如下：

TIMESPEC “TSidentifier_2”=PERIOD “timegroup_name” “TSidentifier_1” [*or/] factor

PHASE [+|-] phase_value [units];

#定义第二个时序规范 TSidentifier_2

#其内容是名为 timegroup_name 的分组是第一个时序规范 TSidentifier_1 派生的

其中 TSidentifier_2 为要定义的派生时钟，TSidentifier_1 为已经定义的时钟，factor 指出两者

周期的倍数关系，是一个浮点数。phase_value 指出两者之间的相位关系，为浮点数。例如：

定义主时钟 clk0：

TIMESPEC “TS01” = PERIOD “clk0” 10.0 ns;

定义派生时钟 clk180，其相位与主时钟相差 180°：

TIMESPEC “TS02” = PERIOD “clk180” TS01 PHASE + 5.0 ns;

定义派生时钟 clk180_2,其周期为主时钟的 1/2，并延迟 2.5ns：

TIMESPEC “TS03” = PERIOD “clk180_2” TS01 /2 PHASE + 2.5 ns;

剩余48页未读，继续阅读

评论0

内容反馈

雨后的印

粉丝: 14
资源: 288

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip